CONFERENCE
DFTS(VLSI・ナノテクノロジーの欠陥と耐故障性国際シンポジウム)
IEEEが主催する、欠陥と耐故障設計を扱う国際会議。
01開催概要
- 正式名称
- IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems
- 主催
- IEEE
- 次回の会期
- 未発表(例年10月頃)
- 開催地
- 欧州・米国の持ち回り
- 例年の開催
- 10月頃・欧州・米国の持ち回り
- 分野
- 信頼性・メモリ
- 格付け
- 専門の国際会議欠陥と耐故障設計という特定のテーマに絞って開かれている国際会議のため、専門の国際会議としています。格付けの決め方
- 公式サイト
- www.dfts.org(2026/10/24 確認)
02DFTSはどんな学会か
DFTSは、IEEEが主催する、欠陥と耐故障設計を扱う国際会議です。2026年はローマ(イタリア)。例年10月ごろに開かれます。
製造欠陥や故障があっても動くシステムの設計、信頼性、テストの研究が発表される会議です。
03注目の技術
DFTSでよく発表される技術です。用語集で仕組みを確認できます。
- ATE(自動テスト)
ATE(Automated Test Equipment:自動テスト装置)は、半導体チップの電気的特性・機能・性能を自動的かつ高速に検査する装置です。
- テスト容易化設計
テスト容易化設計(DFT:Design for Testability)とは、半導体チップの設計段階においてテスト効率を高めるための回路・構造をあらかじめ組み込む設計手法の総称である。
- スキャンテスト
スキャンテスト(Scan Test)は、テスト容易化設計(DFT)の代表的手法で、チップ内部のフリップフロップを数珠つなぎにしてスキャンチェーンを構成し、内部の状態を外部から自由に設定(制御)・読み出し(観測)できるようにする技術です。
- BIST(自己テスト機能)
BIST(Built-In Self-Test:組み込み自己テスト)は、チップ内部にテスト用の回路を作り込み、テストパターンの生成と結果の判定をチップ自身が行えるようにするテスト容易化設計(DFT)技術です。
04同じ分野の学会
学会一覧へ →- 国際電子デバイス会議(IEDM)2026年12月12日〜・サンフランシスコ(米国)
- 国際信頼性物理シンポジウム(IRPS)2027年3月21日〜・サンディエゴ(米国)
- 国際メモリワークショップ(IMW)2027年5月9日〜・モントレー(米国)
- 欧州設計・自動化・テスト会議(DATE)2027年3月22日〜・ドレスデン(ドイツ)
- 欧州電子デバイス信頼性・故障物理・解析シンポジウム(ESREF)例年9月頃
- テスト・故障解析国際シンポジウム(ISTFA)例年10月頃
- 国際テスト会議(ITC)例年10月頃
- IEEEアジアテストシンポジウム(ATS)2026年12月1日〜・高雄(台湾)
- EOS/ESDシンポジウム(EOS/ESD)2027年9月19日〜・リバーサイド(米国)
- IEEE欧州テストシンポジウム(ETS)2027年5月24日〜・ロンドン(英国)
- マイクロエレクトロニクステスト構造国際会議(ICMTS)2027年4月5日〜・ウーディネ(イタリア)
- IEEE集積信頼性ワークショップ(IIRW)例年10月頃
- 集積回路の物理と故障解析国際シンポジウム(IPFA)例年7月頃
- IEEE原子核・宇宙放射線効果会議(NSREC)2027年7月19日〜・アトランタ(米国)
- 放射線とその部品・システムへの影響会議(RADECS)例年9月頃
- IEEE VLSIテストシンポジウム(VTS)2027年4月26日〜・ナパ(米国)
- Future of Memory and Storage(FMS)例年7月頃
- オンラインテストとロバストシステム設計国際シンポジウム(IOLTS)例年7月頃
- 不揮発メモリワークショップ(NVMW)例年3月頃
- エレクトロニクス・フォトニクスパッケージ信頼性シンポジウム(REPP)2026年11月12日〜・ロサンゼルス(米国)
※ 会期・締切は2026/10/24に公式サイトで確認した情報です。変更されることがあるため、投稿・参加の前には公式サイトで最新の情報を確認してください。