SEMICON Japan 2026(12/9〜11)にあわせて、出展企業さまの広告掲載のご相談を受け付けています。SEMICON Japan 2026 広告募集詳しく見る

CONFERENCE

DFTS(VLSI・ナノテクノロジーの欠陥と耐故障性国際シンポジウム)

IEEEが主催する、欠陥と耐故障設計を扱う国際会議。

01開催概要


正式名称
IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems
主催
IEEE
次回の会期
未発表(例年10月頃)
開催地
欧州・米国の持ち回り
例年の開催
10月頃・欧州・米国の持ち回り
分野
信頼性・メモリ
格付け
専門の国際会議欠陥と耐故障設計という特定のテーマに絞って開かれている国際会議のため、専門の国際会議としています。格付けの決め方
公式サイト
www.dfts.org(2026/10/24 確認)

02DFTSはどんな学会か


DFTSは、IEEEが主催する、欠陥と耐故障設計を扱う国際会議です。2026年はローマ(イタリア)。例年10月ごろに開かれます。

製造欠陥や故障があっても動くシステムの設計、信頼性、テストの研究が発表される会議です。

03注目の技術


DFTSでよく発表される技術です。用語集で仕組みを確認できます。

  • ATE(自動テスト)

    ATE(Automated Test Equipment:自動テスト装置)は、半導体チップの電気的特性・機能・性能を自動的かつ高速に検査する装置です。

  • テスト容易化設計

    テスト容易化設計(DFT:Design for Testability)とは、半導体チップの設計段階においてテスト効率を高めるための回路・構造をあらかじめ組み込む設計手法の総称である。

  • スキャンテスト

    スキャンテスト(Scan Test)は、テスト容易化設計(DFT)の代表的手法で、チップ内部のフリップフロップを数珠つなぎにしてスキャンチェーンを構成し、内部の状態を外部から自由に設定(制御)・読み出し(観測)できるようにする技術です。

  • BIST(自己テスト機能)

    BIST(Built-In Self-Test:組み込み自己テスト)は、チップ内部にテスト用の回路を作り込み、テストパターンの生成と結果の判定をチップ自身が行えるようにするテスト容易化設計(DFT)技術です。

04同じ分野の学会

学会一覧へ →

※ 会期・締切は2026/10/24に公式サイトで確認した情報です。変更されることがあるため、投稿・参加の前には公式サイトで最新の情報を確認してください。