GLOSSARY

InFO(ファン・アウトウェハレベルパッケージング)とは

InFO (Integrated Fan-Out)
最終更新:2026-06-23先端パッケージング装置

定義・解説

InFO(Integrated Fan-Out:インテグレーテッド・ファン・アウト)は、TSMCが開発・量産するファン・アウト型ウェハレベルパッケージング(FOWLP)技術です。チップをウェハ上に直接埋め込み(再構成ウェハ化)、再配線層(RDL)でパッケージ外部端子に接続する構造で、基板レス・薄型・高密度配線を実現します。2016年にApple iPhone 7向けA10プロセッサへの採用で量産実績が確立され、以降Apple SoCの主力パッケージング技術として採用が継続しています。

InFOのプロセスは、チップをウェハ上に再配置しモールド樹脂で充填して再構成ウェハを形成し、表面にRDLを形成して端子を引き出す工程です。基板(パッケージ基板)が不要なため、従来のFlip-chip BGA比でパッケージ高さを約20〜30%薄型化できます。TSMCはInFO-WLP(通常版)・InFO-PoP(スマートフォン向けSoC+メモリ積層版)・InFO-SoIC(3D IC統合版)など複数のバリアントを展開しています。

InFOはCoWoSと並ぶTSMCの先端パッケージング二本柱です。CoWoSがシリコンインターポーザを使用する高性能AI/HPC向けであるのに対し、InFOはインターポーザ不使用で低コスト・薄型を実現し、スマートフォン・ウェアラブル・IoT向けSoCに最適です。InFO-SoICでは複数チップの3D直接ボンディングも可能で、メモリとロジックのモノリシック3D統合にも展開されています。cowos-vs-infoの比較記事で両者の違いを詳しく解説しています。

デバイスの製造メーカー

TSMC(台湾積体電路製造)台湾

世界最大の半導体ファウンドリ。3nm、5nm、7nmなど最先端プロセスノードで業界をリード。Apple、NVI…

企業詳細を見る →

関連カテゴリ

先端パッケージング装置

関連用語

CoWoS(Chip on Wafer on Substrate)とは →先進パッケージングとは →WLCSP(ウェハレベルチップスケールパッケージ)とは →チップレットとは →再配線層とは →ハイブリッドボンディングとは →

同じトピックの用語

先端パッケージング のトピックで関連する用語です。

HBM(高帯域幅メモリ)とは →ウェハボンディングとは →TSV(貫通シリコンビア)とは →フリップチップとは →FOPLP(ファン・アウトパネルレベルパッケージング)とは →PLP(パネルレベルパッケージング)とは →2.5Dパッケージングとは →

同じトピックの企業

BesiオランダKulicke & Soffa米国EV GroupオーストリアSuss MicroTecドイツASMPT香港ASE Technology Holding台湾

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ(直径
CoWoS vs SoIC:TSMCの先端パッケージング技術の違い
CoWoS(Chip on Wafer on Substrate)とSoIC(System on Integrated Chips)はどちらもTSMCの先端パッ
← 用語集に戻る