GLOSSARY

FOPLP(ファン・アウトパネルレベルパッケージング)とは

FOPLP (Fan-Out Panel-Level Packaging)
最終更新:2026-06-23先端パッケージング装置

定義・解説

FOPLP(Fan-Out Panel-Level Packaging:ファン・アウトパネルレベルパッケージング)は、ファン・アウト型パッケージングをウェハ(直径300mm円形)ではなく大型矩形パネル(例:510x515mm、600x650mm)上で実施するパッケージング技術です。パネルの面積はウェハの4〜10倍以上に達するため、1回の処理で取れるチップ数が大幅に増えてコスト削減が期待されます。Samsung Electro-Mechanics・ASE Group・Amkorなどが開発を進め、5G通信チップ・AIエッジデバイス向けへの適用が始まっています。

FOPLPの製造工程はFOWLP(InFO等)と類似していますが、大型パネルに固有の技術課題があります。最大の課題はパネルの反り(Warpage)制御で、熱処理時に全面での温度均一性を保ちつつ変形を最小化する必要があります。また、円形ウェハ前提の既存装置との非互換性があり、DISCO・東京エレクトロン・SUSS MicroTecなどが対応装置の開発を進めています。RDLの位置合わせ精度(ダイシフト抑制)も重要な歩留まり管理項目です。

FOPLPはCoWoS・InFOと比較してコスト面での優位が期待されますが、量産歩留まりと精度の確保が普及の鍵です。ガラスコア基板との組み合わせ(Panel-Level Glass Packaging)でさらなる性能・コスト最適化を目指す研究も進んでいます。cowos-vs-foplpの比較記事、およびpanel-level-packagingの用語も合わせて参照してください。2026〜2028年にかけて量産の本格化が期待される次世代パッケージング技術の一つです。

設備の製造メーカー

ASMPT香港

SMT(表面実装技術)と半導体パッケージング装置の世界的メーカー。先端パッケージングからSMT製造まで包括的な…

企業詳細を見る →
Samsung Electronics(サムスン電子)韓国

世界最大のメモリメーカーであり、先端ロジックファウンドリでもあるIDM。DRAM・NANDフラッシュで市場をリ…

企業詳細を見る →
ASE Technology Holding台湾

世界最大のOSAT(後工程受託製造)企業。パッケージング・テスト・モジュール実装を一貫提供。SiP(Syste…

企業詳細を見る →
DISCO日本

「切る・削る・磨く」技術の世界的リーダー。ダイシングソー、グラインダで市場トップシェアを持ち、超薄ウェーハ加工…

企業詳細を見る →
Suss MicroTecドイツ

ドイツを拠点とする半導体製造装置メーカー。ウェーハレベルパッケージングおよび先端リソグラフィ技術のスペシャリス…

企業詳細を見る →

関連カテゴリ

先端パッケージング装置

関連用語

先進パッケージングとは →WLCSP(ウェハレベルチップスケールパッケージ)とは →PLP(パネルレベルパッケージング)とは →再配線層とは →InFO(ファン・アウトウェハレベルパッケージング)とは →CoWoS(Chip on Wafer on Substrate)とは →

同じトピックの用語

先端パッケージング のトピックで関連する用語です。

チップレットとは →HBM(高帯域幅メモリ)とは →ウェハボンディングとは →TSV(貫通シリコンビア)とは →フリップチップとは →ハイブリッドボンディングとは →2.5Dパッケージングとは →

同じトピックの企業

BesiオランダKulicke & Soffa米国EV GroupオーストリアAmkor Technology米国京セラ日本

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ(直径
CoWoS vs SoIC:TSMCの先端パッケージング技術の違い
CoWoS(Chip on Wafer on Substrate)とSoIC(System on Integrated Chips)はどちらもTSMCの先端パッ
← 用語集に戻る