PLP（Panel-Level Packaging：パネルレベルパッケージング）とは、半導体の後工程パッケージングを300mm円形ウェハではなく、大型矩形パネル（例：515mm×510mm、650mm×600mm）上で実施する製造方法です。パネルの面積はウェハの4〜10倍以上あり、1枚あたりのチップ取り数が大幅に増加してコストダウンが期待されます。
従来のウェハレベルパッケージング（WLP）と同様にFan-out・Fan-inプロセスをパネルサイズに拡張するもので、ASE（FOPLP技術）・Samsung Electro-Mechanics・新光電気などが量産開発中です。スマートフォン向けSoC・IoT・AIエッジデバイス向けに低コスト・薄型パッケージを提供します。
課題として、大型パネルの反り制御・均一な成形（モールド）・フォトリソグラフィのパネル均一性・既存の円形ウェハ対応装置との非互換性があります。DISCOなどのダイシング装置や、TEL・SUSS MicroTecなどの露光装置サプライヤーがパネル対応装置の開発を進めています。RDL・ガラスコア基板との組み合わせで次世代低コストパッケージングを担う技術として注目されています。
