SEMICONDUCTOR EQUIPMENT

チップレット実装装置メーカー4社

チップレット実装装置とは、機能別に分割・個別製造した複数の小型チップ（チップレット）を1つのパッケージに統合する先端パッケージング装置です。モノリシック（一体型）チップと異なり、各チップレットを最適なプロセスノードで製造し、高歩留まり・低コスト・設計柔軟性を実現します。IntelのFoveros・AMDのChiplet・TSMCのSoICなど各社が独自規格を展開しており、AI SoCのトレンドを主導しています。

メーカー 4 社関連カテゴリ 4 件

主要特徴

チップレット＝機能別に分割した小型チップ。CPU/GPU/メモリ/I-Oを最適ノードで個別製造

歩留まり向上：大型モノリシックチップより小チップの方が欠陥密度の影響を受けにくい

Die-to-Die（D2D）インターフェース規格：UCIe・EMIB・Bumpless等で標準化が進行中

EMIB（Embedded Multi-Die Interconnect Bridge）：Intel方式—シリコンブリッジを有機基板に埋め込む

主要採用例：AMD EPYC（Zen）・Intel Meteor Lake・Apple M-series・NVIDIA Blackwell

よくある質問

チップレットとは何ですか？（半導体）▾

チップレット（Chiplet）とは、特定の機能（CPU・GPU・メモリ・I-O等）を担うように設計・製造された小型の半導体ダイです。1つの巨大なモノリシックチップを作る代わりに、機能ごとに分割した複数のチップレットをパッケージ内で接続して1つのプロセッサとして動作させます。各チップレットを最適なプロセスノードで製造できるため、コスト・歩留まり・設計柔軟性で有利です。

チップレットとSoCの違いは何ですか？▾

SoC（System on Chip）はCPU・GPU・メモリ等を1枚のシリコンダイに統合した設計です。チップレットは機能別に分割した複数のダイをパッケージ内で接続するアーキテクチャです。SoCはダイ内通信が最速ですが製造が複雑で大型チップは歩留まりが低下します。チップレットは歩留まり向上・最適ノード選択・設計再利用が可能ですが、ダイ間通信の帯域幅・レイテンシが課題です。

UCIe（Universal Chiplet Interconnect Express）とは何ですか？▾

UCIeはチップレット間を接続するための業界標準インターフェース規格で、2022年にIntel・ARM・TSMC・Samsung・ASEなど主要企業が策定しました。物理レイヤーとプロトコルレイヤーを標準化することで、異なるメーカーのチップレットを相互接続可能にします。PCIeのチップレット版とも言え、「チップレットのエコシステム形成」を目指す業界横断的な取り組みです。

チップレット実装装置の主要メーカーはどこですか？▾

チップレット実装に使われる装置は複数あります。フリップチップ・ハイブリッドボンディング装置（Besi・EVG・ASMPT）、インターポーザー基板形成装置（TSMC/Intel内製）、D2D検査装置（KLA・Onto Innovation）などが主要です。EMIBのようなブリッジ実装ではIntelが独自装置を使用しています。パッケージング全体ではASEグループ・AmkorなどのOSATが量産を担います。