チップレット実装装置メーカー4社
チップレット実装装置とは、機能別に分割・個別製造した複数の小型チップ（チップレット）を1つのパッケージに統合する先端パッケージング装置です。モノリシック（一体型）チップと異なり、各チップレットを最適なプロセスノードで製造し、高歩留まり・低コスト・設計柔軟性を実現します。IntelのFoveros・AMDのChiplet・TSMCのSoICなど各社が独自規格を展開しており、AI SoCのトレンドを主導しています。
主要特徴
よくある質問
チップレットとは何ですか？（半導体）▾
チップレットとSoCの違いは何ですか？▾
UCIe（Universal Chiplet Interconnect Express）とは何ですか？▾
チップレット実装装置の主要メーカーはどこですか？▾
スペック比較
このページの機種は種類が異なります。まず種類で絞り込み、同じ種類の機種どうしを比較してください。
| 種類 | メーカー | 型番 | 主要用途 |
|---|---|---|---|
| パッケージ技術 | ASE Technology Holding | VIPack™ FOCoS（Fan-Out Chip on Substrate） | HPC・AI・5G・車載 |
| Amkor Technology | S-SWIFT™ | 複数チップレット・メモリのヘテロジニアス集積 | |
| ボンディング装置 | Besi | Datacon 8800 CHAMEO ultra plus AC | チップレット・3D 集積の高密度接続（ピッチ 1 µm まで） |
| ASMPT | FIREBIRD TCB | CPU・GPU・TSV 付きメモリの実装 |
パッケージ技術：2機種の比較
| 項目 | ASE Technology HoldingVIPack™ FOCoS（Fan-Out Chip on Substrate） | Amkor TechnologyS-SWIFT™ |
|---|---|---|
| 構造 | ファンアウト RDL ＋ 基板（Chip First／Chip Last） | 高密度ファンアウト RDL ＋ BGA 基板へのフリップチップ実装 |
| 主要用途 | HPC・AI・5G・車載 | 複数チップレット・メモリのヘテロジニアス集積 |
1機種だけが掲載している項目（3件）
| プラットフォーム | VIPack™（3D ヘテロジニアス集積） | — |
|---|---|---|
| 配線ルール | — | L/S 2 µm／2 µm・最大 6 層 |
| 関連技術 | — | S-Connect™（HDFO＋ブリッジ） |
ボンディング装置：2機種の比較
| 項目 | BesiDatacon 8800 CHAMEO ultra plus AC | ASMPTFIREBIRD TCB |
|---|---|---|
| 接合方式 | D2W ハイブリッドボンディング | 熱圧着（TCB） |
| 搭載精度 | アライメント 100 nm @3σ（最悪コーナー） | ±2.0 µm |
| 処理能力 | 最大 2,000 ダイ／時 | ハンドリングサイクル 2 秒未満 |
| 主要用途 | チップレット・3D 集積の高密度接続（ピッチ 1 µm まで） | CPU・GPU・TSV 付きメモリの実装 |
※ スペックは各メーカーの公開情報に基づく参考値です。メーカーが公表していない項目は「—」としています。正確な仕様はメーカーへお問い合わせください。
代表製品・スペック
VIPack™ FOCoS（Fan-Out Chip on Substrate）
ASE の先端パッケージプラットフォーム VIPack のファンアウト系技術。チップファースト（FOCoS-CF）とチップラスト（FOCoS-CL）があり、2つ以上のチップやチップレットを1パッケージに集積する。
| 構造 | ファンアウト RDL ＋ 基板（Chip First／Chip Last） |
| プラットフォーム | VIPack™（3D ヘテロジニアス集積） |
| 主要用途 | HPC・AI・5G・車載 |
S-SWIFT™
高密度ファンアウト（HDFO）の RDL でダイ間を短く配線し、パッケージ全体を1つのダイのように扱う Amkor の技術。2.5D TSV インターポーザの代替として位置づけられている。
| 構造 | 高密度ファンアウト RDL ＋ BGA 基板へのフリップチップ実装 |
| 配線ルール | L/S 2 µm／2 µm・最大 6 層 |
| 関連技術 | S-Connect™（HDFO＋ブリッジ） |
| 主要用途 | 複数チップレット・メモリのヘテロジニアス集積 |
Datacon 8800 CHAMEO ultra plus AC
Besi のダイ・トゥ・ウェーハ ハイブリッドボンダー。誘電体を室温で直接フュージョン接合し、一括アニールで電気的接続を完成させる。
| 接合方式 | D2W ハイブリッドボンディング |
| 搭載精度 | アライメント 100 nm @3σ（最悪コーナー） |
| 処理能力 | 最大 2,000 ダイ／時 |
| 主要用途 | チップレット・3D 集積の高密度接続（ピッチ 1 µm まで） |
| 接合方式 | 熱圧着（TCB） |
| 搭載精度 | ±2.0 µm |
| 処理能力 | ハンドリングサイクル 2 秒未満 |
| 主要用途 | CPU・GPU・TSV 付きメモリの実装 |
※ スペックは公開情報に基づく参考値です。正確な仕様はメーカーへお問い合わせください。
メーカー
4社の主要メーカー
世界最大のOSAT（後工程受託製造）企業。パッケージング・テスト・モジュール実装を一貫提供。SiP（System-in-Package）・先端パッケージング（2.5D/3D IC）でも業界をリード。
- •OSAT市場シェア世界第1位（約30%）
- •SiPおよび先端パッケージング（Fan-Out・2.5D）技術
世界第2位のOSAT企業。先進パッケージング（Fan-Out・3D IC・SiP）と半導体テストサービスを提供。韓国・ポルトガルなどグローバルに展開し、Apple・Qualcomm等の大手に供給。
- •OSAT市場シェア世界第2位
- •SWIFT（先端Fan-Out技術）などの独自パッケージング
オランダを拠点とする半導体組立装置の世界的リーダー。ダイアタッチ装置で42%の市場シェアを持ち、ハイブリッドボンディング技術で業界をリード。
- •ダイアタッチ装置で世界シェア42%のトップポジション
- •ハイブリッドボンディング装置における技術的優位性
SMT（表面実装技術）と半導体パッケージング装置の世界的メーカー。先端パッケージングからSMT製造まで包括的なソリューションを提供。
- •SMTおよび半導体パッケージング装置における総合力
- •先端パッケージング技術（チップレット、ウェーハレベルパッケージング）
同じ分野の装置カテゴリ
ガラスコア基板・TGV加工装置は、パッケージ基板の芯材（コア）を有機樹脂からガラスに置き換えるために、ガラスに貫通ビア（TGV）やキャビティを形成し、めっき・配線・検査を行う装置群です。
メーカー 3 社HBM（高帯域幅メモリ）HBM（High Bandwidth Memory：高帯域幅メモリ）は、複数のDRAMダイとロジック/ベースダイをTSV（貫通シリコン電極）で垂直に積層した3D積層メモリパッケージです。
メーカー 6 社ハイブリッドボンディング装置ハイブリッドボンディング装置とは、Cu-Cuの直接金属接合と酸化膜の直接接合を同時に行う先端パッケージング装置です。
メーカー 7 社インターポーザー実装装置インターポーザー実装装置とは、2.5D/3D IC構成において複数のチップ（ダイ）を単一の中間基板（インターポーザー）上に横並びで実装・接続する先端パッケージング装置です。
メーカー 5 社パネルレベルパッケージ（FOPLP）装置パネルレベルパッケージ（PLP・FOPLP）装置は、丸いウェーハの代わりに515×510mmや600×600mmといった四角い大型パネルの上で、チップの再配置・モールド・再配線層（RDL）形成・バンプ形成を行うための装置群です。
メーカー 5 社TSV形成装置TSV（Through Silicon Via）形成装置とは、シリコンウェハを垂直に貫通する微細な孔（ビア）を形成し、銅（Cu）を埋め込んで積層チップ間を直接電気接続する先端パッケージング技術の装置群です。
メーカー 8 社