インターポーザー実装装置メーカー5社

インターポーザー実装装置とは、2.5D/3D IC構成において複数のチップ(ダイ)を単一の中間基板(インターポーザー)上に横並びで実装・接続する先端パッケージング装置です。シリコンインターポーザー・ガラスインターポーザー・有機インターポーザーなど基板種別が多様で、チップ間の配線密度・信号遅延・コストのトレードオフを決定します。AI GPU+HBMをCoWoS(Chip on Wafer on Substrate)で実装するTSMC方式が代表例です。

メーカー 5 社同じ分野の装置 6 カテゴリ
掲載する

主要特徴

インターポーザー=複数ダイを搭載する中間基板。2.5D実装の中核コンポーネント
シリコンインターポーザー(CoWoS-S):高配線密度・TSV使用・高コスト
ガラスインターポーザー:シリコン代替として注目—低コスト・低誘電率・大面積対応
有機インターポーザー(CoWoS-R等):コスト削減版。配線密度はSi比で低下
主要採用例:NVIDIA H100/H200/B100(CoWoS-S)・AMD MI300X・Intel Ponte Vecchio

よくある質問

インターポーザーとは何ですか?(半導体)▾
インターポーザー(Interposer)とは、複数のチップ(ダイ)と外部基板(パッケージ基板)の間に配置する中間接続層です。チップ間の配線ピッチが外部基板より細かいため、ピッチ変換・高密度配線・熱管理を担います。シリコン・ガラス・有機材料などで作られ、複数のチップを1パッケージに集積する2.5D/3D IC実装の基盤となります。
CoWoS(Chip on Wafer on Substrate)とは何ですか?▾
CoWoSはTSMCが開発した2.5D先端パッケージング技術です。シリコンインターポーザー(ウェハ)上にロジックチップとHBMを並べて実装(Chip on Wafer)し、さらにパッケージ基板に搭載(on Substrate)します。シリコンインターポーザー内の微細配線でロジック・HBM間を高帯域幅接続し、NVIDIA AI GPUなどに採用されています。
シリコンインターポーザーとガラスインターポーザーの違いは何ですか?▾
シリコンインターポーザーは配線ピッチが数μmと極めて微細でTSVによる高密度接続が可能ですが、製造コストが高いです。ガラスインターポーザーはシリコンより低コスト・低誘電率(高周波特性に優れる)で大面積化が容易ですが、貫通孔(TGV)の加工精度でシリコンに劣ります。AMDやIntelはガラスインターポーザーの採用を検討中です。
インターポーザー実装の主要メーカーはどこですか?▾
CoWoSなどのインターポーザー実装はTSMCが独走しており、高性能AIチップの大半を受託しています。OSAT(外部パッケージング業者)ではASEグループ・Amkorがパッケージング工程を担います。装置面ではフリップチップボンダー(Besi・ASMPTなど)・リフロー装置(Heller Industries等)・検査装置が主要装置となります。

スペック比較

複数の機種が掲載している項目を並べています。

項目新光電気工業i-THOP®(2.3次元パッケージ用基板)Amkor TechnologyS-SWIFT™ASE Technology HoldingVIPack™ FOCoS-CL(Chip Last)
インターポーザ材料有機(ビルドアップ基板上の薄膜配線層)有機 RDL(高密度ファンアウト)有機 RDL(チップラスト方式)
構造インターポーザ部と基板部を一体化RDL + BGA 基板へのフリップチップ実装RDL + 基板(Fan-Out Chip on Substrate)
主要用途チップ分割・異種チップ接続・広帯域メモリ接続・CPOチップレット・メモリのヘテロジニアス集積ネットワーク・AI 向けのメモリ/演算チップ集積
配線ルールL/S 2 µm/2 µm・ビア径 10 µmL/S 2 µm/2 µm・最大 6 層—

※ スペックは各メーカーの公開情報に基づく参考値です。メーカーが公表していない項目は「—」としています。正確な仕様はメーカーへお問い合わせください。

代表製品・スペック

製品写真
新光電気工業

i-THOP®(2.3次元パッケージ用基板)

ビルドアップ基板の上に薄膜の微細配線層を形成した有機インターポーザ一体型の基板。2.5次元パッケージの代替として開発された。

インターポーザ材料有機(ビルドアップ基板上の薄膜配線層)
配線ルールL/S 2 µm/2 µm・ビア径 10 µm
構造インターポーザ部と基板部を一体化
主要用途チップ分割・異種チップ接続・広帯域メモリ接続・CPO
製品写真
Amkor Technology

S-SWIFT™

BGA 基板上の高密度ファンアウト RDL をインターポーザとして使う Amkor の技術。シリコン TSV インターポーザを使う 2.5D の低コストな代替として位置づけられている。

インターポーザ材料有機 RDL(高密度ファンアウト)
配線ルールL/S 2 µm/2 µm・最大 6 層
構造RDL + BGA 基板へのフリップチップ実装
主要用途チップレット・メモリのヘテロジニアス集積
製品写真
ASE Technology Holding

VIPack™ FOCoS-CL(Chip Last)

ASE の VIPack プラットフォームの一つ。先に形成した RDL インターポーザへチップを後付けする(チップラスト)ファンアウト・チップ・オン・サブストレート。

インターポーザ材料有機 RDL(チップラスト方式)
構造RDL + 基板(Fan-Out Chip on Substrate)
主要用途ネットワーク・AI 向けのメモリ/演算チップ集積

※ スペックは公開情報に基づく参考値です。正確な仕様はメーカーへお問い合わせください。

メーカー

5社の主要メーカー

ASE Technology Holding台湾

世界最大のOSAT(後工程受託製造)企業。パッケージング・テスト・モジュール実装を一貫提供。SiP(System-in-Package)・先端パッケージング(2.5D/3D IC)でも業界をリード。

パッケージング
SiPFan-Out WLP2.5D/3D ICFlip Chip
テストサービス
ウェーハテスト最終テストバーンイン
モジュール
RF/WiFiモジュールパワーモジュール
  • •OSAT市場シェア世界第1位(約30%)
  • •SiPおよび先端パッケージング(Fan-Out・2.5D)技術
会社詳細
Amkor Technology米国

世界第2位のOSAT企業。先進パッケージング(Fan-Out・3D IC・SiP)と半導体テストサービスを提供。韓国・ポルトガルなどグローバルに展開し、Apple・Qualcomm等の大手に供給。

パッケージング
SWIFT(Fan-Out)SLIM(先進SiP)TSV/3D IC
テスト
ウェーハレベルテスト最終テスト
  • •OSAT市場シェア世界第2位
  • •SWIFT(先端Fan-Out技術)などの独自パッケージング
会社詳細
ASMPT香港

SMT(表面実装技術)と半導体パッケージング装置の世界的メーカー。先端パッケージングからSMT製造まで包括的なソリューションを提供。

ダイボンディング装置
NUCLEUS系列AMICRA系列
ワイヤーボンディング装置
自動ワイヤーボンダー
レーザー加工装置
レーザーダイシング装置
  • •SMTおよび半導体パッケージング装置における総合力
  • •先端パッケージング技術(チップレット、ウェーハレベルパッケージング)
会社詳細
Besiオランダ

オランダを拠点とする半導体組立装置の世界的リーダー。ダイアタッチ装置で42%の市場シェアを持ち、ハイブリッドボンディング技術で業界をリード。

ダイボンディング装置
シングルチップ・マルチチップボンダーハイブリッドボンディングシステムFOWLP装置
パッケージング装置
モールディングシステムトリム&フォーム装置
  • •ダイアタッチ装置で世界シェア42%のトップポジション
  • •ハイブリッドボンディング装置における技術的優位性
会社詳細
新光電気工業日本

パッケージ基板とリードフレームを主力とする半導体パッケージメーカー。フリップチップ用のFC-BGA基板や各種インターポーザを供給し、組立・検査の受託も手掛ける。

パッケージ基板
FC-BGA基板インターポーザ
リードフレーム
エッチングリードフレームスタンピングリードフレーム
受託サービス
半導体組立・検査受託
  • •FC-BGAパッケージ基板で世界有数のシェア
  • •リードフレームから有機基板まで幅広い品揃え
会社詳細

同じ分野の装置カテゴリ

チップレット実装装置

チップレット実装装置とは、機能別に分割・個別製造した複数の小型チップ(チップレット)を1つのパッケージに統合する先端パッケージング装置です。

メーカー 4 社
ガラスコア基板・TGV加工装置

ガラスコア基板・TGV加工装置は、パッケージ基板の芯材(コア)を有機樹脂からガラスに置き換えるために、ガラスに貫通ビア(TGV)やキャビティを形成し、めっき・配線・検査を行う装置群です。

メーカー 3 社
HBM(高帯域幅メモリ)

HBM(High Bandwidth Memory:高帯域幅メモリ)は、複数のDRAMダイとロジック/ベースダイをTSV(貫通シリコン電極)で垂直に積層した3D積層メモリパッケージです。

メーカー 6 社
ハイブリッドボンディング装置

ハイブリッドボンディング装置とは、Cu-Cuの直接金属接合と酸化膜の直接接合を同時に行う先端パッケージング装置です。

メーカー 7 社
パネルレベルパッケージ(FOPLP)装置

パネルレベルパッケージ(PLP・FOPLP)装置は、丸いウェーハの代わりに515×510mmや600×600mmといった四角い大型パネルの上で、チップの再配置・モールド・再配線層(RDL)形成・バンプ形成を行うための装置群です。

メーカー 5 社
TSV形成装置

TSV(Through Silicon Via)形成装置とは、シリコンウェハを垂直に貫通する微細な孔(ビア)を形成し、銅(Cu)を埋め込んで積層チップ間を直接電気接続する先端パッケージング技術の装置群です。

メーカー 8 社

関連用語

比較・違いを学ぶ

CoWoSとInFOの違い(TSMC先進パッケージング比較)
CoWoSとInFOは、いずれもTSMCが提供する先進パッケージング技術です。CoWoSはシリコンインターポーザーを介して複数チップを横に並べ高密度接続する2.…
→
HBM2EとHBM3の違い(世代別スペック比較)
HBM(High Bandwidth Memory)はDRAMを縦に積層しTSV(Through-Silicon Via)で接続した超高帯域メモリです。AI学習…
→
2.5Dパッケージングと3D ICパッケージングの違い
ムーアの法則の鈍化に伴い、異なる機能のチップを高密度で組み合わせる「先進パッケージング」が半導体の性能向上の主戦場になっています。2.5D実装(CoWoS・In…
→
TSVとワイヤーボンドの違い|接続密度・帯域幅・コストを比較
TSV(Through Silicon Via、シリコン貫通電極)とワイヤーボンディングはともに半導体チップと外部を電気接続する後工程技術ですが、接続方式・密度…
→
ハイブリッドボンディングとフリップチップボンディングの違い
どちらもダイとダイ、またはダイと基板を電気的に接続する実装技術ですが、接合メカニズムと達成できる接続密度が根本的に異なります。フリップチップははんだバンプ(直径…
→
CoWoS vs SoIC:TSMCの先端パッケージング技術の違い
CoWoS(Chip on Wafer on Substrate)とSoIC(System on Integrated Chips)はどちらもTSMCの先端パッ…
→
← 半導体装置カテゴリ一覧に戻る