內建電位是指在 pn 接面或金屬－半導體接面的空乏層中自然產生的電位差（電位障壁）。也稱為 built-in potential、擴散電位，即使在未施加外部電壓的熱平衡狀態下也存在，作為阻止載子擴散的障壁。
在 pn 接面中，n 側的電子與 p 側的電洞擴散、復合，殘留在界面的不純物離子形成電場。此電場朝阻止載子進一步擴散的方向作用，擴散恰好停止時的電位差即為內建電位。矽的 pn 接面約為0.6～0.7V，鍺約為0.3V，GaN 等寬能隙半導體則更大。
在能帶圖中，內建電位呈現為空乏層中能帶彎曲的高低差 qVbi。施加順向電壓時，障壁降低至 q(Vbi−V) 而開始有電流流動；施加逆向電壓時障壁升高而阻斷電流。二極體的順向導通電壓與電晶體的工作點，都是以此內建電位為基準來決定。