差排（dislocation）是晶體中原子排列的錯位呈線狀延伸的缺陷，相當於晶體只有一部分滑移了1列原子時的邊界線，也稱為線缺陷。表示錯位方向與大小的向量稱為布格向量（Burgers vector），與差排線垂直者稱為刃差排，平行者稱為螺旋差排，介於兩者之間者稱為混合差排。
金屬之所以柔軟可彎曲，是因為差排容易移動；但在由共價鍵構成的矽中，室溫下差排幾乎不會移動。然而在高溫下會變得容易移動，晶圓承受熱應力時，差排會沿{111}面滑移並增殖。這種在熱處理中從晶圓邊緣或支撐處導入的缺陷稱為滑移（slip）。
差排對元件有害。差排周圍的鍵結扭曲，在能隙中形成能階，貫穿 pn 接面時會成為漏電流路徑。此外金屬雜質聚集在差排上析出時，也可能造成局部短路。因此矽單晶晶棒以不含差排的無差排晶體方式成長。
堆疊晶格常數不同的材料時，介面會產生差排。在矽上的 SiGe 或 GaN、藍寶石上的 GaN 中，會產生用以消除錯位的錯配差排，以及從該處貫穿薄膜到達表面的穿透差排。GaN-on-Si 的穿透差排密度一般為10⁸～10⁹ cm⁻²左右，與幾乎無差排的矽相差好幾個數量級，因此設計可減少差排的緩衝層相當重要。
在 SiC 中，差排直接關係到元件的可靠度。基板或磊晶層中所含的基面差排（BPD），在通電時接收電子與電洞再結合的能量而擴展為堆疊缺陷，使導通電壓隨時間上升（雙極劣化）。因此會採用在磊晶成長初期將 BPD 轉換為無害的穿透刃差排的技術。差排的觀察使用以選擇性蝕刻使其浮現為蝕刻坑的方法、X 光繞射形貌術、穿透式電子顯微鏡（TEM）。