C-V 量測（電容-電壓量測）是對 MOS 結構（金屬・絕緣膜・半導體）等一邊逐步改變直流電壓一邊施加，量測此時的靜電容，描繪電壓與電容關係曲線（C-V 曲線）的評估方法。從曲線形狀可得到閘極絕緣膜厚度、半導體雜質濃度、絕緣膜中與介面的電荷・缺陷量等，許多決定電晶體性能的資訊。
在 p 型矽的 MOS 電容中，對閘極施加負電壓時電洞聚集在表面（累積），電容幾乎等於絕緣膜電容而達到最大。將電壓往正方向提高，電洞被趕離表面，空乏層擴大，電容下降。再進一步提高，電子聚集在表面形成反轉層，電容是否回升則取決於量測頻率。從累積側的電容可得知絕緣膜厚度（EOT），從曲線上升的位置可得知平帶電壓，從空乏部分的斜率可得知雜質濃度。
與理想曲線的偏差也是重要資訊。曲線橫向偏移代表絕緣膜中有固定電荷，變得平緩延伸代表有介面缺陷（介面能態），電壓來回掃描時曲線錯開則代表有可動離子或電荷陷阱。這是 High-k 膜或 SiC 閘極氧化層開發，以及以生產線 TEG 監控製程時不可或缺的量測。
