C-V測定（容量-電圧測定）とは、MOS構造（金属・絶縁膜・半導体）などに直流の電圧を少しずつ変えながらかけ、そのときの静電容量を測って、電圧と容量の関係の曲線（C-V曲線）を描く評価方法です。曲線の形から、ゲート絶縁膜の厚さ、半導体の不純物の濃度、絶縁膜の中や界面の電荷・欠陥の量など、トランジスタの性能を決める多くの情報が得られます。
p型のシリコンのMOSキャパシタでは、ゲートに負の電圧をかけると正孔が表面に集まり（蓄積）、容量は絶縁膜の容量にほぼ等しく最大になります。電圧を正に上げていくと、表面から正孔が追い払われて空乏層が広がり、容量が下がります。さらに上げると表面に電子が集まって反転層ができ、測定の周波数によって容量が戻るかどうかが変わります。蓄積側の容量から絶縁膜の厚さ（EOT）、曲線が立ち上がる位置からフラットバンド電圧、空乏の部分の傾きから不純物の濃度が分かります。
理想的な曲線からのずれも重要な情報です。曲線が横にずれれば絶縁膜の中の固定電荷、なだらかに伸びれば界面の欠陥（界面準位）、電圧を往復させたときに曲線がずれれば可動イオンや電荷のトラップがあると分かります。High-k膜やSiCのゲート酸化膜の開発、製造ラインのTEGによる工程の監視に欠かせない測定です。
