システムレベルテスト（SLT：System Level Test）とは、半導体チップを実際の動作環境に近い条件でテストする手法であり、単体のウェーハテストや従来のATE（自動テスト装置）テストでは検出が難しいシステム動作起因の不良を発見するための工程である。パッケージ後のチップを実際のアプリケーションソフトウェアや実動作ワークロードで検査し、最終製品における信頼性を高める。
SLTはAIプロセッサ・データセンター向けSoC・スマートフォン向けAPU等の高機能チップで特に重視される。ATEによる構造テスト（ATPG）では捉えきれない電源ノイズ、熱特性、サブシステム間の相互干渉、ソフトウェアレイヤーのバグに起因する不良を発見できる。Appleは自社SoCの量産ラインにSLTを標準組み込みし、フィールド不良率の大幅低減に成功したことで知られる。
SLT装置はATEに比べてテスト時間が長く（1デバイスあたり数分〜数十分）、スループットが低い課題がある。このため、SLTは全数検査ではなくサンプリング検査、または特定リスクデバイスへの適用が一般的である。コストとカバレッジのバランスを最適化するため、機械学習を活用した不良予測とSLT対象選定が研究されている。
SLTとFTテスト（Final Test）の違いについて、FTはパッケージ後の電気的特性確認を指すのに対し、SLTは実アプリケーション動作による機能検証を意味する。近年はこの境界が曖昧になりつつあり、「in-system test」「production validation test」などの呼称も使われる。TeradyneやAdvantest はSLT対応の高性能テストシステムを展開している。
2025年以降、AIチップの複雑化（多数のコンピュートタイル＋HBMスタック）とともにSLTの重要性はさらに増している。チップレット構造ではダイ単体テスト（KGD）に加えて、パッケージ後のSLTが不可欠となる。SLTデータをフィードバックループとして製造工程の改善に活用するDFT（Design for Testability）との連携も進んでいる。