最後更新:2026年10月8日設計・架構晶片設計流程(RTL 至投片)中國大陸:时钟偏斜

時脈偏移(Clock Skew)是什麼

Clock Skew

偏移(skew)是指原本應在同一時間到達的多個訊號,其到達時間的差異;特別是時脈到達各正反器的時間差稱為時脈偏移。它由導線長度或緩衝器延遲的差異所造成,會改變建立時間與保持時間的餘裕,因此以時脈樹合成將其壓小,並以靜態時序分析驗證。

目錄4 項
  1. 定義與原理
  2. 常見問題
  3. 相關用語
  4. 比較文章

定義與原理

偏移(Skew)是指原本應在同一時間到達的多個訊號,其到達時間的差異。英文意為「歪斜、偏差」。在數位電路中最重要的是時脈偏移,指時脈從1個時脈源到達各正反器(記憶元件)的時間差。在多條訊號線上同時傳送的資料到達時間的差異,則稱為資料偏移。

時脈偏移是由分配時脈的導線長度、途中緩衝器的延遲、所連接元件的負載差異,以及製造變異或溫度・電壓的差異所造成。在同步電路中,若送出資料端與接收資料端的正反器之間時脈到達時間有差異,能接收資料的時間餘裕就會改變。時脈較晚到達接收端時,建立時間(setup time)的餘裕會增加,但保持時間(hold time)的餘裕會減少;較早到達時則相反。偏移過大時,會因時序違規而使電路無法正確運作。

因此在設計中,會以時脈樹合成(CTS)配置緩衝器並讓導線分支,使時脈盡可能同時到達所有正反器,並以靜態時序分析(STA)驗證包含偏移在內的時序。另一方面,也有刻意加入偏移、將餘裕分配給嚴苛路徑的有益偏移(useful skew)手法。此外,時脈每個週期的時序擺動稱為抖動(jitter),與依位置而異的偏移有所區別。在高速記憶體或串列通訊中,會使用量測並修正各訊號線偏移的電路(deskew)。

時脈偏移(Clock Skew)的常見問題

偏移與抖動有什麼不同?
偏移是同一時脈依位置不同而到達的時間差(空間上的差異)。抖動是在同一位置,時脈的週期或邊緣時間每個週期都在擺動(時間上的差異)。兩者都會減少時序餘裕,因此設計時要同時考量。
如何減少時脈偏移?
以時脈樹合成設計時脈的分配方式,使從時脈源到所有正反器的導線長度與緩衝器延遲一致。再以靜態時序分析,在包含製造變異及溫度・電壓條件下驗證時序。

相關設備・材料

比較文章

所屬主題