SILC（應力誘發漏電流）是在薄閘極氧化層或穿隧氧化層持續施加高電場後，即使在低電壓下流過的漏電流也會增加的現象。這是因為電性應力在氧化層中產生缺陷（陷阱），電子會以這些陷阱為跳板穿過氧化層。
在健全的氧化層中，低電壓下流過的電流極少。以高電場使電流流過時，通過電子的能量會切斷氧化層中的鍵結，在膜中產生陷阱。有了陷阱，電子不必一次穿隧整個氧化層，而能經由陷阱分2段穿隧（陷阱輔助穿隧），使低電壓區的電流大幅增加。
SILC最大的問題出現在快閃記憶體的穿隧氧化層。快閃記憶體每次寫入、抹除都以高電場使電子穿過氧化層進出，因此反覆改寫會使陷阱增加。結果，原本應保存的電荷即使在低電場下也會逐漸漏出，使資料保存期間縮短。這被認為是穿隧氧化層無法薄於約8nm的其中1個原因。
在邏輯元件的閘極氧化層中，SILC也會作為介電崩潰（TDDB）的前一階段出現。陷阱持續增加，一旦形成貫穿膜層的導電路徑就會發生介電崩潰，因此SILC的增加情形被當作顯示氧化層劣化進程的指標，在可靠度評估中進行量測。
評估時，在施加應力電壓或定電流後，量測低電壓下的電流－電壓特性，調查相對於施加應力前的增加量。藉由改善氧化層膜質（導入氮等），以及膜厚與電場的設計，來抑制SILC的發生。