測試・可靠度用語一覽
涵蓋晶片的電氣測試、預燒、加速壽命試驗、故障分析與各種劣化機制。可靠度評估確認晶片在長期使用與嚴苛環境下仍能維持功能，與測試共同構成產品品質保證的最後一道關卡。
測試・可靠度的用語（37 個）
- 電遷移電遷移是半導體晶片金屬導線中流過高密度電流時，金屬原子因電子動量傳遞而沿電流方向移動的現象，是積體電路主要的可靠度劣化模式之一。
- 預燒（Burn-in）預燒是在半導體元件出貨前，將其置於高溫、高電壓的加速應力環境中，刻意使早期失效顯現並加以剔除的品質保證製程。
- 探針卡探針卡是讓極細金屬探針（針）接觸晶圓上半導體晶片的電極焊墊，以檢測其電氣特性的介面治具。
- 系統級測試（SLT）系統級測試（SLT）是在接近實際運作環境的條件下測試半導體晶片的手法，用以發現單純的晶圓測試或傳統ATE測試難以檢出、源自系統運作的不良。
- 可測試性設計（DFT）可測試性設計（DFT）是在半導體晶片設計階段，預先內建可提高測試效率之電路與結構的設計手法總稱，是現代SoC設計不可或缺的技術。
- NBTI（負偏壓溫度不穩定性）NBTI（負偏壓溫度不穩定性）是在高溫下對pMOSFET持續施加負閘極電壓時，臨界電壓隨時間上升、驅動能力逐漸下降的可靠度劣化現象。它是決定長期運作之先進CMOS壽命與時序裕度的重…
- TDDB（時間相依介電崩潰）TDDB（時間相依介電崩潰）是對閘極絕緣膜持續施加電場時，經過一段時間後突然失去絕緣性而崩潰的可靠度劣化現象。它是決定電晶體壽命的代表性失效模式，在閘極絕緣膜持續薄化的先進節點中越…
- 熱載子注入（HCI）熱載子注入（HCI）是在電晶體汲極附近的強電場中被加速的高能量載子，衝入閘極絕緣膜並產生界面態或陷阱，使元件特性隨時間劣化的可靠度現象。隨著微縮使通道變短、電場增強而越趨明顯，因此…
- 應力遷移應力遷移（應力誘發空洞，SIV）是金屬導線中因機械應力而產生並成長空洞（void），導致導線或通孔斷線而失效的可靠度現象。與電流所造成的電遷移不同，其特點是即使不通電流也會發生，主…
- 掃描測試掃描測試是可測試性設計（DFT）的代表性手法，將晶片內部的正反器串接成掃描鏈，使內部狀態可以從外部自由設定與觀測。能有效偵測原本無法從外部看見的內部邏輯故障，大幅改善量產測試的涵蓋…
- BIST（內建自我測試）BIST（內建自我測試）是在晶片內部建置測試用電路，讓晶片自行產生測試圖樣並判定結果的可測試性設計（DFT）技術。它能降低對昂貴外部測試機（ATE）的依賴，而且不只在製造時，出貨後…
- ATPG（自動測試圖樣產生）ATPG（自動測試圖樣產生）是以電路的網表（netlist）與故障模型為輸入，由EDA工具自動產生可偵測缺陷之測試圖樣的技術。它會搜尋能夠激發某個故障、並將其影響傳遞到觀測點的輸入…
- 故障涵蓋率故障涵蓋率是表示在假設的故障模型中，能以測試圖樣偵測出的比例之指標。通常以「固定型故障涵蓋率99%」的形式表示，但這終究只是「假設模型範圍內」的數字，時序不良或漏電流不良須以其他模…
- 固定型故障模型（Stuck-At）固定型故障模型是假設訊號線不論輸入為何，都固定在邏輯0或1的簡化故障假設。藉由將物理缺陷抽象化到邏輯層級，使故障清單可以列舉，讓ATPG即使面對大規模電路也能在實際可行的時間內求解…
- 邊界掃描（JTAG）邊界掃描是在晶片各I/O腳位內側配置移位暫存器並串接成鏈，使其可從外部依序讀寫的測試結構，已標準化為IEEE 1149.1（JTAG）。主要用途是電路板組裝後的連接檢查，對端子隱藏…
- HTOL（高溫操作壽命試驗）HTOL（高溫操作壽命試驗）是在約125℃、高於規定的電壓下連續運作約1,000小時，以推估一般使用時之壽命與FIT的加速壽命試驗。它與剔除早期失效的預燒（burn-in）目的不同…
- 溫度循環試驗（TCT）溫度循環試驗是讓元件在-55℃～+125℃等範圍內反覆往返，以評估其對熱膨脹差異所造成之機械應力耐受性的試驗。其目標不是電性劣化，而是結構破壞，對象包括焊點的疲勞裂紋、打線剝離與內…
- HAST（高加速應力試驗）HAST（高加速應力試驗）是在130℃、85%RH、約2大氣壓等高溫高濕且加壓的環境下，於短時間內評估濕度引起之劣化的試驗。加壓後即使超過100℃也能維持高濕度，將以往85℃/85…
- ESD耐受性試驗（HBM、CDM）ESD耐受性試驗是評估元件對靜電放電耐受性的試驗。主要模式有模擬人體接觸情境的HBM（100pF/1.5kΩ，微秒級），以及元件本身帶電後放電的CDM（低阻抗、奈秒級、數A）；在以…
- 閂鎖效應（Latch-up）閂鎖效應是指CMOS結構中寄生形成的pnpn閘流體意外導通，使電源與接地之間持續流過大電流而無法停止的現象。多數情況下會導致導線熔斷或晶片燒毀等不可逆的破壞。基本對策是密集配置井區…
- MSL（濕度敏感等級）MSL（濕度敏感等級）是依JEDEC規範，將表面黏著元件在組裝前可暴露於濕氣的時間（車間壽命，floor life）分為1～6級的指標。目的是防止「爆米花效應」：吸濕的封膠在260…
- 浴缸曲線與 FIT浴缸曲線是將故障率沿時間軸繪製時所呈現的浴缸形曲線，由早期故障期、隨機故障期、磨耗故障期3個階段構成。早期故障在出貨前以預燒（burn-in）剔除，隨機故障率以 FIT（每10億元…
- 加速模型（阿瑞尼斯定律）加速模型是將高溫、高電壓等嚴苛條件下短時間試驗的結果，換算為實際使用條件下壽命的數學式。基本的阿瑞尼斯定律以活化能 Ea 及試驗溫度、使用溫度求出加速因子。Ea 因劣化機制而異，若…
- 故障分析（FA）故障分析（FA）是分析不良元件以找出物理原因的工作；測試回答的是「是否不良」，FA 回答的則是「為什麼不良」。由非破壞性逐步進入破壞性分析，以 OBIRCH 或光發射顯微鏡鎖定不良…
- DPPM（測試漏失）DPPM（Defective Parts Per Million）是表示每出貨100萬個中不良品數量的品質指標，用以量化通過測試而流出到市場的測試漏失（test escape）。消…
- 自適應測試（Adaptive Test）自適應測試是不將固定的測試項目一律套用，而是依量測資料與履歷動態改變測試內容、順序與判定基準的手法。代表例包括由鄰近晶粒分布畫出統計判定線的 PAT，以及依前段製程異常增減測試的運…
- TEG（測試元件群）TEG（測試元件群）是為了以電性評估製程成果，而製作在晶圓上的評估專用測試圖案群。可單獨量測電晶體、電阻、通孔鏈、梳狀導線等，能直接取得從產品電路讀不到的臨界電壓或接觸電阻。主要配…
- 小丘（Hillock）小丘（Hillock）是在鋁或銅等金屬導線表面形成的小丘狀突起。熱處理加熱時，熱膨脹比矽大的金屬膜受到壓縮應力，原子擴散並在表面隆起而形成。由於會造成與上下或相鄰導線短路，以合金化…
- 拉線測試（拉力測試）拉線測試是將掛鉤掛在打線接合後的線弧上向上拉，檢查斷裂時的力量（拉力強度）與斷裂模式的接合品質測試。球脫落或第二焊點脫落等接合部剝離的斷裂代表接合不良。此測試規定於MIL-STD-…
- 推力測試（推球・推晶測試）推力測試是以工具從側面推動接合部使其剝離，透過推力強度與破壞模式檢查接合強度的測試。包括推動打線球形接合部的推球測試（JESD22-B116）、錫球的推力測試（JESD22-B11…
- 韋伯分布韋伯分布是表示產品或零件壽命差異的機率分布，累積故障率以F（t）＝1−exp［−（t／η）^β］表示。形狀參數β小於1代表早期故障型，等於1代表隨機故障型（指數分布），大於1則代表…
- 腐蝕（Corrosion）腐蝕（corrosion）是金屬與水分、氧、離子、藥液等發生化學反應而溶解或轉變為氧化物的劣化現象。在半導體領域，鋁導線蝕刻後殘留氯造成的腐蝕、銅CMP後的電化腐蝕（galvani…
- 阿瑞尼斯圖（Arrhenius Plot）阿瑞尼斯圖是將反應或劣化速率的對數，對絕對溫度的倒數（1/T）作圖的圖表。遵循阿瑞尼斯方程式的現象會呈直線，可從其斜率求出活化能。在半導體中，用於整理擴散、氧化、CVD的溫度相依性…
- 篩選（可靠度篩選）篩選（screening）意為「過篩、分選」，在半導體中是指對出貨前的產品施加應力或測試，剔除很快就會損壞的早期故障潛在品。包括預燒、電壓應力、溫度循環、IDDQ測試，以及剔除統計…
- 抽樣檢驗抽樣檢驗是從產品批次中抽取若干試樣進行檢驗，再依結果判定整批合格與否的方法。比全數檢驗更能減少人力與費用，以AQL（允收品質水準）為基準的抽樣方式已經標準化。在半導體中用於進料檢驗…
- PCT（壓力鍋試驗）PCT（壓力鍋試驗）是將半導體封裝置於如壓力鍋般加壓的高溫飽和水蒸氣（121℃・100%・約2大氣壓）中，在短時間內評估耐濕性的加速試驗。用以確認由樹脂滲入的水分所造成的焊墊腐蝕或…
- SILC（應力誘發漏電流）SILC（應力誘發漏電流）是在薄氧化層施加高電場後，即使在低電壓下流過的漏電流也會增加的現象。電性應力使膜中產生陷阱，電子經由陷阱穿隧而造成。它會使快閃記憶體的資料保存能力劣化，也…
其他分類
全部分類請見半導體用語首頁。
最後更新：2026年10月8日