標準元件（standard cell）是邏輯電路設計使用、預先做好的基本元件電路。依反相器、NAND、NOR、正反器、加法器等邏輯功能，備有決定電晶體配置與導線的佈局，集合起來稱為元件庫（cell library）。幾乎所有數位晶片，都是把這些元件排列數百萬到數十億個並連接起來製成。
在設計流程中，首先由邏輯合成工具把以硬體描述語言撰寫的電路轉換為元件的組合。接著由佈局繞線工具把元件排列在晶片上，並以導線連接元件。所有元件高度一致，橫向排列時電源與接地線會相連，因此能像砌磚一樣無縫排列。元件庫由晶圓代工廠或 IP 公司，依製程與 PDK 一起提供。
元件高度以能放入幾條導線（軌數，track）表示，由金屬間距×軌數決定。已從過去的9軌，逐漸降低到7.5、6、5軌。縮小元件是提高邏輯密度最直接的方法，減少 FinFET 鰭片數、改良導線結構、把電源線移到晶圓背面（背面供電）等技術，都被用來降低元件高度。
