スタンダードセル（標準セル）とは、論理回路の設計で使う、あらかじめ作っておいた基本の部品の回路のことです。インバータ、NAND、NOR、フリップフロップ、加算器などの論理の機能ごとに、トランジスタの配置と配線を決めたレイアウトが用意されており、それらを集めたものをセルライブラリと呼びます。デジタルのチップのほとんどは、このセルを何百万、何十億個と並べてつなぐことで作られています。
設計の流れでは、まずハードウェア記述言語で書いた回路を、論理合成のツールがセルの組み合わせに変換します。次に配置配線のツールが、セルをチップの上に並べ、セルどうしを配線でつなぎます。すべてのセルは高さがそろえてあり、横に並べると電源とグラウンドの線がつながるように作られているため、レンガを積むように隙間なく並べられます。セルライブラリは、ファウンドリやIPの会社が、プロセスごとにPDKと一緒に提供します。
セルの高さは、配線の線が何本入るか（トラック数）で表され、メタルピッチ×トラック数で決まります。かつての9トラックから、7.5、6、5トラックへと低くなってきました。セルを小さくすることは、ロジックの密度を上げる最も直接的な方法で、FinFETのフィンの本数を減らす、配線の構造を工夫する、電源の線をウェハの裏側に移す（裏面電源）といった技術が、セルの高さを下げるために使われています。
