PROCESS FLOW

半導体製造工程フロー（21ステップ）

シリコンウェハの準備から最終テストまで、半導体ができるまでの流れを順番に並べました。各ステップから詳しい解説ページへ進めます。

このフローの読み方

半導体製造は、STEP 1 から STEP 21 まで一直線に流れるわけではありません。前工程の中核である成膜・露光・エッチング・CMPは、1層を作るごとに1周するループです。配線が10層あれば同じ工程が10回以上回ります。

工程の「種類」は20前後しかないのに、先端ロジックの実際の工程数が1,000を超えるのはこのためです。下の一覧で「層の数だけ繰り返す」と付いているステップが、その繰り返しに含まれるものです。洗浄と検査はさらに細かく、ほぼすべての工程の合間に挟まります。

また、すべての製品が全ステップを通るわけではありません。エピタキシャル成長はパワーデバイスや一部のロジックで使われる工程ですし、配線を銅ではなくアルミで作る成熟ノードでは、ダマシンではなく金属膜のエッチングで配線を形作ります。

前工程（ウェハプロセス）

ウェハの上にトランジスタと多層配線を作り込む。ウェハ1枚の上で何百個ものチップが同時に進む。

STEP 1
シリコンウェハの準備
単結晶インゴットをスライスし、研磨して鏡面に仕上げた円盤が出発点になる。直径300mm・厚さ775µm程度が現在の標準。
STEP 2
エピタキシャル成長
基板の結晶方位に倣った単結晶層を成長させ、不純物濃度と膜厚を基板と独立に設計する。パワーデバイスや高性能ロジックで使う。
STEP 3
洗浄層の数だけ繰り返す
パーティクル・金属・有機物・自然酸化膜を除去する。工程間に何度も挟まり、前工程の総ステップ数の2〜3割を占める。
STEP 4
熱酸化
シリコン基板そのものを高温で酸化させ、界面特性に優れたSiO₂を作る。堆積膜では代えられない品質が要る場所に使う。
STEP 5
成膜層の数だけ繰り返す
CVD・ALD・PVDで絶縁膜・金属膜・半導体膜を積む。ここから配線完成まで、成膜→露光→エッチングのループが層の数だけ回る。
STEP 6
レジスト塗布層の数だけ繰り返す
感光性樹脂をスピンコートで数十〜数百nmの均一な膜に広げ、露光でパターンを受け取れる状態にする。
STEP 7
露光（リソグラフィ）層の数だけ繰り返す
レチクルのパターンを縮小投影してレジストに転写する。光の波長と開口数が到達できる最小寸法を決める、前工程の心臓部。
STEP 8
エッチング層の数だけ繰り返す
レジストをマスクに下の薄膜を選択的に除去し、描いたパターンを立体形状として彫り込む。ドライとウェットを使い分ける。
STEP 9
アッシング（レジスト除去）層の数だけ繰り返す
役目を終えたレジストを酸素プラズマで灰化して除去する。下地にダメージを与えず完全に落とし切ることが求められる。
STEP 10
イオン注入
ドーパントをイオン化・加速して打ち込む。ドーズ量で濃度を、加速エネルギーで接合深さを独立に制御できる。
STEP 11
アニール（活性化熱処理）
注入で壊れた結晶を回復させ、ドーパントを格子位置に取り込んで電気的に働かせる。拡散させずに活性化する熱予算の設計が肝。
STEP 12
CMP（平坦化）層の数だけ繰り返す
スラリーとパッドで表面を化学的・機械的に削り、原子レベルまで平坦にする。段差が残ると次の露光で焦点が合わない。
STEP 13
配線形成（ダマシン）層の数だけ繰り返す
先に溝と穴を掘って銅を埋め、余分をCMPで削り取る。銅は乾式で削れないため、彫るのではなく埋める方式を採る。
STEP 14
ウェハ検査・計測層の数だけ繰り返す
寸法・膜厚・重ね合わせ精度を測り、欠陥を検出して工程へフィードバックする。前工程を横断して歩留まりを支える。

後工程（組立・実装・テスト）

ウェハをチップに切り分け、パッケージに封じ、電気的に試験して製品に仕上げる。

STEP 15
ウェハテスト（プロービング）
プローブカードでパッドに触れ、ウェハの状態でチップを電気的に選別する。ここで不良と判定したダイは以降の工程に流さない。
STEP 16
ウェハ薄化（裏面研削）
775µmの裏面を削り、用途に応じて数十〜数百µmまで薄くする。積層パッケージや放熱の要求が薄化を押し進めている。
STEP 17
ダイシング
ウェハを個々のチップ（ダイ）に切り分ける。ブレード・レーザー・ステルスの各方式で、切り代とチッピングの少なさが変わる。
STEP 18
ダイボンディング
良品ダイをリードフレームや基板に固定する。接着材の熱伝導率と応力が、後の放熱性と信頼性を左右する。
STEP 19
ワイヤボンディング
金や銅の細線でダイのパッドと外部端子を電気的に結ぶ。先端を溶かしてボールを作り接合するボールボンディングが主流。
STEP 20
モールディング（封止）
エポキシ系の封止樹脂でダイとワイヤを包み、機械的な保護と湿気・汚染からの遮断を与えてパッケージの形を作る。
STEP 21
最終テスト
パッケージ状態で全数を電気的に試験し、温度条件も振って規格を満たす製品だけを出荷する。

よくある質問

半導体の製造工程はいくつありますか？

工程の数え方によりますが、種類としては20前後です。ただし成膜・露光・エッチング・CMPは配線層の数だけ繰り返されるため、実際に流れる工程数は先端ロジックで1,000を超えます。このページでは「種類」を21ステップに整理しています。

前工程と後工程の違いは何ですか？

前工程はシリコンウェハの上にトランジスタと配線を作り込む工程で、ウェハ1枚の上に何百個ものチップを同時に作ります。後工程はウェハを個々のチップに切り分け、パッケージに封止して電気的に試験し、出荷できる製品に仕上げる工程です。

ウェハ1枚が完成するまでどれくらいかかりますか？

先端ロジックで2〜3か月が目安です。1つ1つの工程は数分から数十分でも、同じ成膜・露光・エッチングを配線層の数だけ繰り返すうえ、装置間の搬送と待ち時間が積み上がるためです。

どの工程が最も重要ですか？

微細化の限界を決めるという意味では露光（リソグラフィ）が中心です。ただし歩留まりという観点では、工程数の2〜3割を占める洗浄や、段差を消して次の露光の焦点を合わせるCMPのように、目立たない工程の寄与が大きくなります。