GLOSSARY

ESD耐性試験(HBM・CDM)とは

ESD Test (HBM / CDM)
最終更新:2026-09-01信頼性試験装置最終テスト装置

ESD耐性試験(HBM・CDM)とは?

ESD耐性試験とは、静電気放電に対するデバイスの耐性を評価する試験です。人が触れる状況を模擬するHBM(100pF/1.5kΩ、マイクロ秒級)と、デバイス自身の帯電が放電するCDM(低インピーダンス・ナノ秒級で数A)が主要モデルで、自動搬送が前提の量産現場では防ぎにくいCDMが重視されます。保護回路の寄生容量と高速信号品質のトレードオフが設計課題です。

定義・解説

ESD耐性試験とは、静電気放電(ElectroStatic Discharge)に対するデバイスの耐性を評価する試験です。人体や装置に帯電した静電気がデバイスの端子に流れ込むと、ゲート絶縁膜の破壊や接合部の溶融といった一瞬の破壊が起こるため、どの程度の放電まで耐えるかを規格化された条件で測定します。

主要なモデルは2つあります。HBM(Human Body Model:人体モデル)は、帯電した人がデバイスに触れる状況を模擬し、100pFのコンデンサを1.5kΩ経由で放電させます。放電時間はマイクロ秒オーダーで比較的緩やかです。CDM(Charged Device Model:デバイス帯電モデル)は、デバイス自身が搬送中の摩擦で帯電し、接地物に触れた瞬間に放電する状況を模擬します。こちらは放電経路のインピーダンスが極めて低く、ナノ秒オーダーで数アンペアの電流が流れます。

現代の量産現場ではCDMのほうが重要視されます。人体からの放電は作業者のリストストラップやイオナイザといった管理で防げますが、自動搬送されるデバイス自身の帯電は避けにくいためです。微細化に伴ってゲート絶縁膜が薄くなり、短時間の大電流に対する耐性が下がっていることも背景にあります。

デバイス側の対策は、入出力端子にESD保護回路を設けることです。ダイオードやGGNMOS(ゲート接地NMOS)で放電経路を作り、内部回路に電流が流れ込む前に電荷を逃がします。ただし保護回路は寄生容量として高速信号の特性を劣化させるため、高周波・高速インターフェースでは保護能力と信号品質のトレードオフが設計上の難題になります。

評価は専用のESDシミュレータで規定電圧まで段階的に印加し、リーク電流の変化で破壊を判定します。合格レベルはHBMで数kV、CDMで数百V級が目安ですが、要求値は用途と製品世代によって変わります。関連する現象にラッチアップがあり、こちらは別の規格で評価されます。

よくある質問(FAQ)

HBMとCDMはどう違いますか?
帯電しているものが違います。HBMは帯電した人がデバイスに触れる状況(100pF/1.5kΩ、マイクロ秒級)、CDMはデバイス自身が搬送中に帯電し接地物に触れて放電する状況(低インピーダンス、ナノ秒級で数A)を模擬します。
なぜCDMが重視されるのですか?
人体からの放電はリストストラップやイオナイザで管理できますが、自動搬送されるデバイス自身の帯電は避けにくいためです。微細化でゲート絶縁膜が薄くなり、短時間の大電流に対する耐性が下がっていることも背景にあります。
ESD保護回路の課題は何ですか?
寄生容量です。保護のためのダイオードやGGNMOSは入出力端子に容量を付加するため、高速信号や高周波の特性を劣化させます。保護能力と信号品質のトレードオフが、高速インターフェース設計の難所になります。

設備の製造メーカー

Keysight Technologies米国

HP/Agilent の計測部門を源流とする米国の電子計測大手。半導体パラメトリックテスタ、デバイスアナライザ…

企業詳細を見る →
エスペック日本

恒温恒湿槽・温度サイクル試験機など環境試験機の国内大手メーカー。半導体パッケージの信頼性評価に不可欠な試験装置…

企業詳細を見る →
アドバンテスト日本

半導体テスト装置(ATE)市場で世界シェア50%超のリーダー。SoC、メモリ、パワー半導体の包括的テストソリュ…

企業詳細を見る →

関連カテゴリ

信頼性試験装置
最終テスト装置

関連用語

ラッチアップとは →ゲート酸化膜とは →故障解析(FA)とは →TDDB(酸化膜経時破壊)とは →パーティクル汚染(発塵管理)とは →最終テスト(パッケージテスト)とは →

同じトピックの用語

テスト装置 のトピックで関連する用語です。

半導体テストとは →ATE(自動テスト)とは →ウェハプローバーとは →テストハンドラーとは →KGD(良品ダイ)とは →バーンインとは →システムレベルテストとは →プローブカードとは →

同じトピックの企業

Teradyne(テラダイン)米国Cohu米国東京精密(Accretech)日本FormFactor米国TechnoprobeIT日本マイクロニクス日本

比較・違いを学ぶ

ウェハテストと最終テストの違い(半導体テスト工程比較)
ウェハテスト(Wafer Test / CP:Circuit Probe)はウェハ状態のままプローバーで各ダイの電気特性を測定し、不良ダイを封止前に弾く工程です
ATPGとBISTの違い(テストパターンをどこで作るか)
どちらもDFT(テスト容易化設計)の枠組みに属する技術ですが、テストの実行主体が外にあるか内にあるかという点で対照的です。実際のSoCでは両者を組み合わせ、メモ
HTOLとバーンインの違い
どちらも高温で電圧をかけて動作させる試験のため混同されがちですが、位置づけはまったく違います。片方は製品の選別工程であり、もう片方は設計・プロセスの信頼性を認定
← 用語集に戻る