叉型片電晶體（Forksheet Transistor）是介於GAA（Gate-All-Around）奈米片電晶體與CFET（Complementary FET）之間的次世代電晶體結構。在NFET與PFET之間夾入介電牆（dielectric wall）使兩者一體化，在縮減奈米片FET配置面積的同時，不必像CFET那樣使製程大幅複雜化即可實現高密度化。imec（比利時的半導體研究機構）於2019年前後提出並驗證此結構。
傳統GAA奈米片FET將NFET單元與PFET單元沿水平方向並排，兩者之間需要一定的間距（隔離區）。叉型片以介電牆取代此隔離區，使NFET與PFET能極為接近地配置，縮小標準單元的寬度（單元間距）。名稱來自設計上如叉子般分成兩股的閘極形狀。
叉型片與CFET的差別，在於NFET與PFET是「橫向並排但非常接近（叉型片）」還是「垂直堆疊（CFET）」。一般認為叉型片的製造難度低於CFET，定位為通往CFET的過渡技術。業界正討論在1nm節點前後導入，imec的藍圖描繪了奈米片→叉型片→CFET的分階段轉移。
製造上的課題是介電牆的精密形成。要將寬數nm～10nm左右的薄介電層選擇性地埋入NFET與PFET的奈米片堆疊體之間，需要高深寬比的原子層沉積（ALD）與精密蝕刻。介電牆的缺陷會直接導致漏電流，因此材料（氮化矽、氧化鉿等）的選擇與成膜品質管理十分重要。
實現叉型片電晶體必須提升ALD與選擇性成膜技術的精度，應用材料、ASM International、科林研發等設備廠商正引領相關開發。電晶體結構三維化的趨勢依奈米片→叉型片→CFET持續推進，成為進一步提高半導體製造設備功能與精度要求的原動力。