GLOSSARY

バスタブ曲線とFITとは

Bathtub Curve / FIT Rate
最終更新:2026-09-01信頼性試験装置最終テスト装置

バスタブ曲線とFITとは?

バスタブ曲線とは、故障率を時間軸に描いたときに現れる浴槽型の曲線で、初期故障期・偶発故障期・摩耗故障期の3期間から成ります。初期故障はバーンインで出荷前に除去し、偶発故障率はFIT(10億デバイス時間あたりの故障数)で管理し、摩耗故障の到来時期はHTOLで推定する——信頼性活動の全体像を1本の曲線で整理した枠組みです。

定義・解説

バスタブ曲線とは、製品の故障率を時間軸に沿って描いたときに現れる、浴槽の断面のような形状の曲線です。使用初期に故障率が高く(初期故障期)、その後は低く安定し(偶発故障期)、寿命末期に再び上昇する(摩耗故障期)という3つの期間で構成されます。半導体の信頼性設計と品質保証は、この3期間それぞれに異なる手立てを打つという形で組み立てられています。

初期故障は、製造時の潜在欠陥を抱えた個体が早期に壊れるものです。これは出荷前にバーンインで高温・高電圧のストレスをかけ、意図的に故障させて取り除きます(スクリーニング)。曲線の左肩を出荷前に削り落としてから顧客へ渡す、という考え方です。

偶発故障期の故障率を表す単位がFIT(Failures In Time)で、10億デバイス時間あたりの故障数と定義されます。1 FITは10億時間に1個の故障、つまりMTBF(平均故障間隔)に換算すると約11万4千年に相当します。車載や産業機器では製品ごとに目標FITが定められ、システム全体の機能安全(ISO 26262など)の計算にも使われます。

摩耗故障期は、TDDB・NBTI・HCI・エレクトロマイグレーションといった物理的な劣化機構が蓄積した結果として訪れます。この時期が製品の想定寿命より前に来ないことを確認するのがHTOLなどの加速寿命試験の役割で、試験結果をアレニウス則で換算して寿命を推定します。

つまり、バーンイン・FIT管理・HTOLという一見バラバラな取り組みは、すべてこの1本の曲線のどこを扱っているかで整理できます。初期故障を落とし、偶発故障率を規定値以下に抑え、摩耗故障の到来を寿命の外へ押し出す——信頼性活動の全体像を示す共通の枠組みです。

よくある質問(FAQ)

バスタブ曲線の3つの期間とは何ですか?
初期故障期(製造時の潜在欠陥が早期に顕在化)、偶発故障期(故障率が低く安定)、摩耗故障期(物理的劣化の蓄積で再上昇)の3つです。それぞれバーンイン、FIT管理、HTOLという別々の手立てが対応しており、信頼性活動の全体像を示す枠組みになっています。
FITとは何ですか?
Failures In Time の略で、10億デバイス時間あたりの故障数を表す単位です。1 FITはMTBFに換算すると約11万4千年に相当します。車載や産業機器では製品ごとに目標FITが定められ、システムの機能安全計算にも使われます。

設備の製造メーカー

エスペック日本

恒温恒湿槽・温度サイクル試験機など環境試験機の国内大手メーカー。半導体パッケージの信頼性評価に不可欠な試験装置…

企業詳細を見る →
Aehr Test Systems米国

ウェーハレベル・バーンイン試験装置の専業メーカー。パワー半導体(SiC・GaN)やフォトニクスデバイスの信頼性…

企業詳細を見る →
アドバンテスト日本

半導体テスト装置(ATE)市場で世界シェア50%超のリーダー。SoC、メモリ、パワー半導体の包括的テストソリュ…

企業詳細を見る →
Chroma ATE(致茂電子)台湾

台湾の計測・自動テスト装置メーカー。SoCテスタ、パワーデバイス用テスタ、バーンインシステム、LED/光電子デ…

企業詳細を見る →

関連カテゴリ

信頼性試験装置
最終テスト装置

関連用語

バーンインとは →HTOL(高温動作寿命試験)とは →加速モデル(アレニウス則)とは →DPPM(テストエスケープ)とは →TDDB(酸化膜経時破壊)とは →エレクトロマイグレーションとは →故障解析(FA)とは →

同じトピックの用語

テスト装置 のトピックで関連する用語です。

半導体テストとは →ATE(自動テスト)とは →ウェハプローバーとは →テストハンドラーとは →KGD(良品ダイ)とは →システムレベルテストとは →プローブカードとは →ウェハテスト(プロービング工程)とは →

同じトピックの企業

Teradyne(テラダイン)米国Cohu米国東京精密(Accretech)日本FormFactor米国TechnoprobeIT日本マイクロニクス日本

比較・違いを学ぶ

ウェハテストと最終テストの違い(半導体テスト工程比較)
ウェハテスト(Wafer Test / CP:Circuit Probe)はウェハ状態のままプローバーで各ダイの電気特性を測定し、不良ダイを封止前に弾く工程です
ATPGとBISTの違い(テストパターンをどこで作るか)
どちらもDFT(テスト容易化設計)の枠組みに属する技術ですが、テストの実行主体が外にあるか内にあるかという点で対照的です。実際のSoCでは両者を組み合わせ、メモ
HTOLとバーンインの違い
どちらも高温で電圧をかけて動作させる試験のため混同されがちですが、位置づけはまったく違います。片方は製品の選別工程であり、もう片方は設計・プロセスの信頼性を認定
← 用語集に戻る