格子不整合・臨界膜厚 計算ツール
要点
格子不整合は f = (a_epi − a_sub)/a_sub で、Si 上の Si₀.₇₅Ge₀.₂₅ は約1.0%、GaN on Si(111) は約−17%です。膜が臨界膜厚を超えるとミスフィット転位が入ってひずみが緩和されます。SiGe の埋め込みソース・ドレインや GAA のSi/SiGe 超格子は、この臨界膜厚以内に収まるよう組成と膜厚が設計されます。
入力
格子不整合 f0.952%
成長面内の格子定数（エピ / 基板）5.4827 / 5.4310Å
エピ層が受けるひずみの向き圧縮（面内で縮められる）
臨界膜厚（Matthews–Blakeslee）10.0 nm
臨界膜厚（People–Bean、準安定の上限目安）141.3 nm
冷却時の熱膨張差によるひずみ0.000%
ポアソン比 ν = 0.28 で計算しています。Matthews–Blakeslee は熱平衡での臨界膜厚、People–Bean は低温成長のSiGeで転位が観察され始める膜厚に合わせた経験式で、実際の値はその間にあります。
SiGe/Si(100) の Ge 組成と臨界膜厚
SiGe の組成と格子不整合
| 組成 | 格子定数 | Si との不整合 | hc（M–B） | hc（P–B） |
|---|---|---|---|---|
| Si0.9Ge0.1 | 5.4513 Å | 0.37 % | 32.4 nm | 1.25 µm |
| Si0.8Ge0.2 | 5.4721 Å | 0.76 % | 13.5 nm | 243.9 nm |
| Si0.7Ge0.3 | 5.4934 Å | 1.15 % | 7.8 nm | 89.5 nm |
| Si0.6Ge0.4 | 5.5153 Å | 1.55 % | 5.2 nm | 42.5 nm |
| Si0.5Ge0.5 | 5.5377 Å | 1.97 % | 3.8 nm | 23.1 nm |
| Si0.0Ge1.0 | 5.6580 Å | 4.18 % | 1.1 nm | 2.2 nm |
格子不整合とひずみ技術
格子定数の違う結晶を基板の上に成長させると、薄いうちはエピ層が基板に合わせて面内で伸び縮みし、ひずんだまま欠陥なく成長します（コヒーレント成長）。膜が厚くなるとひずみエネルギーがたまり、ある厚さ（臨界膜厚）を超えるとミスフィット転位が入ってひずみが緩和されます。不整合が大きいほど臨界膜厚は薄くなります。
この「ひずみ」を積極的に使うのがひずみシリコン技術です。pMOSのソース・ドレインに Ge 組成20〜40%程度の SiGe を埋め込み、チャネルに圧縮ひずみをかけて正孔の移動度を上げます。GAAナノシートでは Si と SiGe を交互に積んだ超格子を作り、SiGe だけを選択的に除去してシート間の空間を作るため、全層が臨界膜厚以内に収まるよう組成と膜厚が設計されます。