埋入式字元線（BWL：Buried Word Line）是在DRAM的記憶單元陣列中，將字元線（WL：Word Line）埋入矽基板內的結構。與傳統的「凸出型字元線」（閘極形成於矽表面上方）不同，它是挖出溝槽，並在其中埋入閘極絕緣膜與閘極電極，使電晶體的閘極位於矽基板內。又稱「埋入式閘極（Buried Gate）」。
採用BWL的主要原因，是為了因應DRAM單元微縮所帶來的電晶體漏電流問題。字元線間距縮小後，單元電晶體的通道長度變短，關閉時的漏電流（GIDL：Gate-Induced Drain Leakage）增加，使資料保持時間（刷新間隔）縮短。BWL結構藉由溝槽閘極延長有效通道長度，大幅降低漏電流。
BWL的製造製程需要深溝槽（深約200～300nm）的蝕刻（DRIE：Deep Reactive Ion Etching）、閘極絕緣膜（SiO2或High-k）的共形沉積（ALD）、閘極電極材料（TiN、W）的填入沉積（ALD＋CVD），以及CMP平坦化等複雜步驟。蝕刻輪廓的垂直性、閘極絕緣膜的均勻性與電極材料的完全填入左右良率。
BWL技術自2010年前後的40nm級DRAM導入量產，三星（BCAT：Buried Channel Array Transistor）、SK海力士（iMR：inverted Metal gate with Recess）開發各自的變形版本，已成為主要DRAM廠商的標準結構。美光也採用類似的埋入式閘極結構。在次世代DRAM中，字元線間距進一步縮小（10nm以下），以EUV曝光進行WL圖案化也已開始。
BWL相關的重要設備包括深溝槽蝕刻機（科林研發、應用材料）、共形ALD設備（ASM International、應用材料）、CMP設備（應用材料、荏原製作所），以及用於埋入式閘極形成後源極/汲極形成的離子佈植機（應用材料、Axcelis）。