捕獲範圍（Capture Range）是指 PLL（鎖相迴路）等同步電路，能從未同步狀態鎖入輸入訊號並建立同步（鎖定）的輸入頻率範圍，也稱為牽入範圍（pull-in range）。在半導體領域，是設計・評估 SoC 時脈產生電路或高速串列通訊接收電路（CDR）時使用的術語。
相近的術語有鎖定範圍（保持範圍，lock range）。鎖定範圍是指在已同步的狀態下逐步改變輸入頻率時，仍能保持同步的範圍。一般而言，捕獲範圍比鎖定範圍窄，兩者的關係是「能新建立同步的範圍」包含在「能保持同步的範圍」之內。
捕獲範圍的寬度由相位比較器的方式與迴路濾波器的頻寬決定。使用單純的相位比較器（混頻器或 XOR 型）時，能鎖入的範圍大致僅限於迴路頻寬的程度。相對地，若使用也能偵測頻率差的相位頻率偵測器（PFD），就能在 VCO（壓控振盪器）可輸出的整個頻率範圍內鎖入，因此時脈產生用 PLL 廣泛採用 PFD。
在高速串列通訊接收端，從接收資料中恢復時脈的 CDR（Clock Data Recovery）中，配合資料追蹤相位的電路捕獲範圍往往較窄，因此常採用先以參考時脈或頻率偵測電路將 VCO 頻率調整到目標附近，再切換到相位追蹤的架構。捕獲範圍不足時，會導致開機或溫度變化時無法建立同步的問題。
此外，在曝光機對準等偵測目標並進行定位的控制中，也會以「捕獲範圍」指初始偏差在多大範圍內能正確捕捉目標。兩者的共同意義都是「能自動鎖入的初始狀態範圍」。