掃描測試（Scan Test）是可測試性設計（DFT）的代表性手法，將晶片內部的正反器如串珠般串接成掃描鏈，使內部狀態可以從外部自由設定（控制）與讀出（觀測）。藉此可有效偵測原本無法從外部看見的內部邏輯故障。
運作方式是在測試模式下，將測試圖樣以串列方式送入掃描鏈（scan in），以1個時脈進行一般動作（capture）擷取結果，再以串列方式讀出（scan out），並與期望值比對。測試圖樣由ATPG（自動測試圖樣產生）工具自動產生。
故障模型包括訊號被固定在0或1的固定型故障（stuck-at），以及檢查轉態延遲的轉態故障等，並以針對這些故障的故障偵測率（測試涵蓋率）衡量品質。可與DFT或BIST（內建自我測試）結合，提升測試品質與效率。
產生的圖樣會透過ATE（自動測試設備）施加於晶圓或封裝後的產品，判定良品與不良品。插入掃描鏈雖會帶來電路面積與繞線增加的額外負擔，但可測試性提升的效益更大。搭配DFT、ATE、KGD等條目，即可理解測試製程的整體架構。