測試向量（測試圖樣）是在半導體晶片功能測試中，將施加於各輸入接腳的訊號值，以及各輸出接腳應回傳的期望值，依每 1 個時脈週期排列而成的資料序列。ATE（自動測試設備）依照這些資料逐 1 個週期施加輸入，並將輸出與期望值比對，只要有 1 處不一致，就判定該晶片為不良。它是測試程式的核心資料。
測試向量的產生方式大致分為 2 種。（1）功能圖樣：記錄設計驗證時所用模擬的輸入與輸出，再轉換為測試機格式。能在接近實際運作的條件下測試，但無法保證能檢出多少故障。（2）結構測試圖樣：由 ATPG（自動測試圖樣產生）工具以使用掃描鏈為前提產生，能以數值保證對固定型故障、轉態故障等故障模型的檢出率（故障涵蓋率）。目前邏輯 LSI 以結構測試圖樣為主流。
測試向量的交換使用標準格式。從以 IEEE 1450 標準化的 STIL（Standard Test Interface Language）、過去常用的 WGL，以及記錄模擬波形的 VCD 等格式，轉換為各測試機專屬格式後納入測試程式。讓設計端與測試端的資料格式與時序定義一致，是減少量產導入時問題的要點。
在大型 SoC 中，測試向量的資料量會成為問題。圖樣數增加後會放不進測試機的向量記憶體，測試時間也會拉長。對策是併用測試壓縮（在晶片內設置解壓縮電路，將從外部送入的資料壓縮到數十分之1）以及在晶片內部產生圖樣的 BIST。測試向量的數量與品質，是同時決定故障涵蓋率與測試成本的要素。