5nm製程（5nm Node）是半導體製造技術世代（節點）之一，雖然未必與實際的電晶體最小尺寸一致，但它是代表繼7nm節點之後之先進製造技術的業界標準稱呼。台積電於2020年為 Apple A14 Bionic 開始全球首個5nm製程（N5）的量產，三星也於同年開始量產5LPE製程。
5nm製程仍沿用 FinFET（鰭式電晶體），但鰭片的間距・高度・寬度比7nm更加微縮。EUV 微影（ASML 製）的使用層數增加（台積電 N5 有>10層使用 EUV），並與多重曝光（SADP/SAQP）組合以提升圖形密度。台積電 N5 的閘極間距約為51nm（由 N7 的約57nm 縮小約10%）。
5nm製程的主要特點為：在相同面積下邏輯密度比7nm提高約80%（台積電公布）、在相同效能下功耗降低約30%，或在相同功耗下效能提升約15%。這些改善對智慧型手機 SoC（Apple A14/A15、高通 Snapdragon 888）的效能躍進有很大貢獻。
作為5nm製程的改良版，衍生出台積電 N5P（2021年：比 N5 降低10～15%功耗）・N4（2022年：比 N5 密度提升6%）・N4P・N4X 等。三星也依 5LPE→5LPP→4LPP→4LPE 推進藍圖。這些「5nm家族」已成為業界數一數二的大量生產節點。
用於5nm製程製造的主要設備中，EUV 微影有艾司摩爾（ASML，TWINSCAN NXE:3400C），閘極 ALD 成膜有 ASM International（Polygon ALD）・應用材料（Applied Materials），精密蝕刻有科林研發（Lam Research，Kiyo）・東京威力科創，缺陷檢測有科磊（KLA，2920系列）等扮演核心角色。