ALD サイクル数・成膜時間 計算ツール

最終更新:2026-10-07

要点

ALD は1サイクルで0.3〜2Å ずつ膜を積むため、サイクル数 = 目標膜厚 ÷ GPC で膜厚を正確に決められます。HfO₂(GPC 約1Å)を3nm 付けるなら約30サイクルです。サイクル時間の大半はパージで、成膜速度は1分あたり数nm以下と遅いものの、深い溝の内側まで均一に成膜できるのが強みです。

入力

必要なサイクル数35cycle
1サイクルの時間4.70秒
成膜時間2.74 分
スループット12.7枚/時
実効成膜速度1.277nm/min
サイクル時間に占めるパージの割合85%

サイクル時間の7割以上がパージです。空間分割型ALDやチャンバー容積の縮小など、パージ時間の短縮がスループット改善の最大の余地になります。

GPC は温度(ALDウィンドウ)、前駆体、下地で変わります。表の値は代表的な文献値で、装置ごとの実測に置き換えてください。成膜初期の核形成遅れは下地(Si・SiO₂・金属)で大きく異なります。

膜種ごとの比較(目標 3 nm・枚葉)

膜種GPCサイクル数成膜時間実効成膜速度
Al₂O₃(TMA / H₂O)1.1 Å281.0 分3.00 nm/min
HfO₂(TEMAHf / H₂O)1 Å302.4 分1.28 nm/min
ZrO₂(TEMAZr / O₃)0.9 Å342.8 分1.08 nm/min
SiO₂(アミノシラン / O₂プラズマ、PEALD)1.2 Å251.4 分2.18 nm/min
SiN(DCS / NH₃プラズマ、PEALD)0.4 Å7511.9 分0.25 nm/min
TiN(TiCl₄ / NH₃、熱ALD)0.4 Å754.5 分0.67 nm/min
ZnO(DEZ / H₂O)1.9 Å160.6 分5.18 nm/min

ALD が遅いのに使われる理由

ALD(原子層堆積)は、前駆体と反応剤を交互に供給し、表面に吸着できる量だけが反応する自己停止性を利用して、1サイクルで原子層1層未満(0.3〜2Å)ずつ膜を積みます。成膜速度は1分あたり数nm以下とCVDより桁違いに遅いものの、膜厚をサイクル数で正確に決められ、深い穴や溝の内側にも均一に成膜できます。

High-kゲート絶縁膜、DRAMキャパシタの誘電体、3D NANDの深いメモリホール、自己整合ダブルパターニングのスペーサなど、膜厚が数nmで均一性が最優先される工程ではALDが欠かせません。生産性を上げるため、多数枚を同時に処理するバッチ炉や、ウェハを回転させて前駆体の領域を通過させる空間分割型の装置が使われます。方式ごとのスループットはALD方式別スループット比較ツール、深い穴の底まで成膜するのに必要なパルス時間はALD段差被覆・露光量計算ツールで試算できます。

関連する用語

ALDAtomic Layer DepositionALD装置(原子層堆積装置)ALD EquipmentHigh-k誘電体High-k Dielectricステップカバレッジ(段差被覆性)Step Coverage強誘電体ハフニウム酸化物(HZO)Ferroelectric Hafnium Oxide (HZO)自己整合ダブルパターニングSelf-Aligned Double Patterning (SADP)3D NAND3D NAND FlashセルキャパシタCell Capacitor

関連する比較記事

ALDとCVDの違い(原子層成膜 vs 化学気相成膜)ALDとPVDの違い(原子層成膜 vs スパッタ成膜)

関連する企業

ASMインターナショナルNL東京エレクトロン(TEL)JPKokusai Electric(国際電気)JPLam ResearchUS