表面ラフネス散乱とは、チャネルの電子や正孔がシリコンとゲート絶縁膜の界面の原子レベルの凹凸で散乱され、移動度が下がる現象です。縦方向の電界が強いほど電子が界面に近づくため影響が大きくなり、高電界の移動度を決めます。FinFETやGAAではエッチングで作る側面の凹凸が問題になり、水素アニールなどで平らにします。
目次5項目
- 定義・解説
- 図解
- よくある質問
- 関連用語
- 比較・違いを学ぶ
定義・解説
表面ラフネス散乱とは、MOSトランジスタのチャネルを流れる電子や正孔が、シリコンとゲート絶縁膜の界面の原子レベルの凹凸（ラフネス）にぶつかって散乱され、移動度が下がる現象です。界面ラフネス散乱とも呼ばれます。
チャネルの電子は界面に押し付けられた薄い層（反転層）を流れるため、界面の凹凸の影響を強く受けます。ゲート電圧を上げて縦方向の電界（実効電界）を強くするほど電子が界面に近づくため、この散乱は強くなり、移動度はおよそ実効電界の2乗に反比例して下がります。低い電界では不純物などによるクーロン散乱、中くらいの電界ではフォノン散乱、高い電界では表面ラフネス散乱が主に移動度を決める、というのが移動度の普遍曲線の考え方です。
凹凸の大きさはおおむね0.3〜0.5nm程度で、その高さと凹凸の間隔（相関長）で散乱の強さが決まります。FinFETやGAA（ナノシート）では、チャネルの側面や上下面がエッチングで作られるため、その面の凹凸が移動度を左右します。水素雰囲気でのアニールで表面の原子を動かして平らにする、エッチングと酸化の条件を工夫するなどの方法で抑えます。
図解
表面ラフネス散乱による移動度は、実効電界のおよそ2乗に反比例して下がる。よくある質問（FAQ）
移動度の普遍曲線とは何ですか？
MOSトランジスタの移動度を縦方向の実効電界に対して描くと、基板の不純物濃度によらずほぼ1本の曲線にまとまることを指します。低電界ではクーロン散乱、中電界ではフォノン散乱、高電界では表面ラフネス散乱が主に移動度を決め、高電界側では移動度が急に下がります。
FinFETやGAAで表面ラフネスが問題になるのはなぜですか？
チャネルの面がエッチングで作られた側面や上下面になるためです。平らな結晶面を研磨して作るプレーナー型と比べて凹凸が大きくなりやすく、さらにチャネルが薄いため界面の影響を強く受けます。水素雰囲気のアニールで表面を平らにするなどの対策がとられます。
同じトピックの用語
ゲートスタック（High-k/メタルゲート） のトピックで関連する用語です。