チップ単価計算ツール(ウェハ価格 ÷ 良品数)

最終更新:2026-09-21

要点

チップ1個のシリコン代は「ウェハ価格 ÷(取れ数 × 歩留まり)」で決まります。チップ面積を2倍にすると取れ数はほぼ半分になり、同時に歩留まりも下がるため、単価は2倍以上に跳ね上がります。先端ノードほどウェハ価格が高く欠陥密度も高いので、大型ダイほど不利になります。AI向けGPUなどがチップレット化へ向かうのはこのためです。

入力

良品チップ1個あたりのコスト199ドル
うちシリコン代(ウェハ価格÷良品数)199ドル
取れ数(DPW)148
歩留まり(Murphyモデル)67.9%
良品ダイ数100個/枚

プリセットのウェハ価格は、ファウンドリの公式価格ではなく報道や調査会社の推定値をもとにした概数です。実際の価格は顧客・数量・契約時期で大きく変わるため、比較の目安として使ってください。組立・テスト費はパッケージ形態で数十セントから数百ドルまで幅があるので、既定値は0にしています。

チップレットに分割した場合のシリコン代

同じ総面積を N 個のチップレットに分けたときのシリコン代(組立・テスト費と接続用の追加面積は含まない)
分割数1個の寸法取れ数歩留まり1個の単価N個の合計
1(モノリシック)20.0×20.0 mm14867.9 %199 ドル199 ドル
2 分割10.0×20.0 mm29982.1 %81.43 ドル163 ドル
4 分割10.0×10.0 mm61290.6 %36.09 ドル144 ドル
8 分割5.0×10.0 mm1,23695.1 %17.01 ドル136 ドル

分割するとダイが小さくなるので歩留まりが上がり、不良で捨てるシリコンが減ります。その一方で、実際のチップレットではダイ間接続(PHY)の面積が各ダイに加わり、2.5D/3Dパッケージの費用と組立歩留まりが上乗せされます。表の合計がモノリシックより安くても、パッケージ費用まで含めて逆転するかどうかが判断の分かれ目です。

チップ単価はどう決まるか

チップ1個のシリコン代は「ウェハ1枚の価格 ÷ 1枚から取れる良品の数」で決まります。分母の良品数は取れ数(DPW)と歩留まりの積で、どちらもチップ面積が大きくなるほど悪化します。面積を2倍にすると取れ数はおよそ半分になり、同時に歩留まりも下がるため、チップ単価は面積の2倍以上に跳ね上がります。

先端ノードほどウェハ価格が高く、立ち上げ初期は欠陥密度も高いので、大型ダイのコストは急激に増えます。AI向けGPUのようにレチクル上限(約26×33mm)に近いチップがチップレット化へ向かうのは、この計算が理由です。

関連する用語

歩留まり(イールド)YieldチップレットChipletシリコンウェハSilicon Waferロジックプロセス歩留まりランプアップLogic Process Yield Ramp歩留まり管理Yield Managementファブレス・ファウンドリ・IDMFabless / Foundry / IDM先進パッケージングAdvanced Packaging2.5Dパッケージング2.5D PackagingインターポーザーInterposerGPU(グラフィックス処理ユニット)Graphics Processing Unit

関連する比較記事

チップレットとモノリシックの違い(設計アーキテクチャ比較)300mmウェーハと200mmウェーハの違い(コスト・用途・設備の比較)3nmプロセスと5nmプロセスの違いファブレスとファウンドリの違いCoWoSとInFOの違い(TSMC先進パッケージング比較)EMIBとCoWoSの違い(2.5D先進パッケージング比較)

関連する企業

TSMC(台湾積体電路製造)TWSamsung Electronics(サムスン電子)KRNVIDIAUSAMD(Advanced Micro Devices)US