CoPoS（Chip on Panel on Substrate）是台積電正在開發的先進封裝技術，把 AI 用 GPU 等產品使用的 CoWoS（Chip on Wafer on Substrate），改在方形面板上製作，而不是圓形晶圓。CoWoS 是在直徑300mm 的矽晶圓上製作大型中介層（連接晶片與晶片的中間基板），再把邏輯晶片與 HBM 排列在上面。CoPoS 則是把這道工序改在大型方形面板上進行。
背景是 AI 晶片的大型化與 CoWoS 的供給不足。AI 用 GPU 要並排多顆邏輯晶片與 HBM，中介層逐年變大，1片晶圓能切出的數量越來越少。從圓形晶圓切出方形中介層，周邊會留下大片無法使用的區域。方形面板可以一路用到邊緣，大幅增加每片能切出的數量，因此被期待能提高產能並降低成本。
課題包括：必須重新備齊對應面板尺寸的曝光、成膜與檢測設備及材料；要抑制大面板的翹曲（warpage）；以及要在整片面板上均勻製作微細線路。根據報導，台積電的目標是在2020年代後半量產。面板材料方面，未來也在考慮使用玻璃基板，在面板級封裝（PLP・FOPLP）的趨勢中同樣受到關注。
