CoPoS（Chip on Panel on Substrate）とは、TSMCが開発を進めている先進パッケージングの技術で、AI向けのGPUなどで使われるCoWoS（Chip on Wafer on Substrate）を、丸いウェハではなく四角いパネルの上で作るものです。CoWoSは、直径300mmのシリコンウェハの上に、大きなインターポーザ（チップどうしをつなぐ中間の基板）を作り、その上にロジックのチップとHBMを並べます。CoPoSでは、この工程を大きな四角いパネルで行います。
背景には、AIのチップの大型化とCoWoSの供給不足があります。AI向けのGPUでは、ロジックのチップとHBMを何個も並べるため、インターポーザは年々大きくなり、1枚のウェハから取れる数が減っています。四角いインターポーザを丸いウェハから切り出すと、周辺に使えない部分が大きく残ります。四角いパネルなら端まで無駄なく使え、1枚あたりで取れる数を大きく増やせるため、生産能力を上げ、コストを下げられると期待されています。
課題は、パネルの大きさに合わせた露光や成膜、検査の装置と材料を新たにそろえる必要があること、大きなパネルの反り（ワーページ）を抑えること、微細な配線をパネルの全面で均一に作ることです。報道では、TSMCが2020年代後半の量産をめざしているとされます。パネルの材料として、将来はガラスの基板を使うことも検討されており、パネルレベルパッケージング（PLP・FOPLP）の流れの中でも注目されています。
