系統級測試（SLT：System Level Test）是在接近實際運作環境的條件下測試半導體晶片的手法，是用來發現單純的晶圓測試或傳統ATE（自動測試設備）測試難以檢出、源自系統運作之不良的步驟。以實際的應用軟體或實際運作負載檢測封裝後的晶片，提高最終產品的可靠度。
SLT在AI處理器、資料中心用SoC、智慧型手機用APU等高功能晶片上特別受到重視。它能發現ATE結構測試（ATPG）無法完全捕捉的電源雜訊、熱特性、子系統間相互干擾，以及軟體層錯誤所引起的不良。蘋果在自家SoC量產線上標準導入SLT，並因此成功大幅降低現場不良率而廣為人知。
SLT設備的測試時間比ATE長（每1顆元件數分鐘～數十分鐘），存在產能偏低的課題。因此SLT一般不做全數檢測，而是採抽樣檢測，或僅套用於特定高風險元件。為了最佳化成本與涵蓋率的平衡，運用機器學習進行不良預測與SLT對象篩選的方法正在研究中。
關於SLT與最終測試（FT：Final Test）的差異，FT是指封裝後的電氣特性確認，而SLT則是指透過實際應用運作進行功能驗證。近年兩者的界線逐漸模糊，也出現「in-system test」「production validation test」等稱呼。泰瑞達與愛德萬測試都推出了支援SLT的高性能測試系統。
2025年以後，隨著AI晶片的複雜化（大量運算tile＋HBM堆疊），SLT的重要性進一步提升。在小晶片（Chiplet）結構中，除了單一晶粒測試（KGD）之外，封裝後的SLT也不可或缺。將SLT資料作為回饋迴路、用以改善製造製程，並與DFT（Design for Testability）連動的做法也在推進中。