SiP（System in Package：系統級封裝）是將多顆半導體晶片（邏輯、記憶體、RF、類比等）與被動元件（電容、電阻、電感）整合於1個封裝內，以實現系統功能的構裝技術。相對於將所有功能整合於1顆晶片的 SoC（System on Chip），SiP 是透過「組合」以不同製程製造的多顆晶粒來構成系統。
SiP 最大的優點是異質整合（heterogeneous integration）的彈性。最先進邏輯採用微縮製程，類比・RF 採用成熟製程，記憶體採用專用製程，可將以各功能最適製程個別製造的晶粒加以組合。因此，在開發時程、成本與良率方面，有時比將一切都做進單一晶粒的 SoC 更有利。SiP 廣泛用於智慧型手機的 AP 模組與穿戴式裝置。
構裝形式多元，包括將多顆晶粒平面並排的 2D 配置、以打線接合堆疊晶粒的堆疊晶粒（stacked die）、使用 TSV 或混合鍵合的 3D 整合，乃至與覆晶或扇出型技術的組合。如 Apple Watch 的 S 系列 SiP 般，將數十個零組件封入極小模組的高密度構裝也已實用化。
SiP 設計必須進行考量電氣串擾、電源雜訊與熱交互影響的協同設計。組裝由 OSAT（日月光、Amkor 等）或晶圓代工廠的後段製程部門負責，隨著先進封裝技術演進，SiP 作為整合小晶片的手段，重要性也日益提高。