SEMICON Japan 2026(12/9〜11)にあわせて、出展企業さまの広告掲載のご相談を受け付けています。SEMICON Japan 2026 広告募集詳しく見る

最終更新 2026-10-28

ESD保護回路とは(静電気保護回路)

ESD Protection Circuit

ESD保護回路とは、静電気が一瞬でICの端子に流れ込んだとき、その大きな電流を内部の回路の手前で電源やグラウンドへ逃がし、薄いゲート絶縁膜などを守る回路で、すべての端子に作り込まれています。ダイオードやGGNMOS、クランプ回路を組み合わせて作り、高速の端子では容量との両立が課題です。

目次6項目
  1. 定義・解説
  2. 図解
  3. よくある質問
  4. 設備の製造メーカー
  5. 関連用語
  6. 比較・違いを学ぶ

定義・解説

ESD保護回路(静電気保護回路)とは、人の手や機械、パッケージそのものにたまった静電気が、ICの端子から一瞬で流れ込んだとき(ESD:静電気放電)に、その大きな電流を内部の回路の手前で安全な経路へ逃がし、トランジスタの薄いゲート絶縁膜などを壊さないようにする回路です。ICのすべての入出力の端子と電源の端子に作り込まれています。

静電気の放電では、数百〜数千Vの電圧で、数A以上の電流が数ns〜数百nsの短い時間に流れます。保護回路は、ふだんの動作の電圧ではまったく電流を流さず、それを超える電圧がかかった瞬間だけ素早くオンになって電流を電源やグラウンドへ逃がします。ダイオード、ゲートを接地したnMOS(GGNMOS)、サイリスタ(SCR)、電源の間に入れて電圧の急な変化を検出して動くクランプ回路などを組み合わせて作ります。

保護回路は大きく作るほど強くなりますが、端子に余分な容量が付くため、高速の信号を扱う端子では信号がなまってしまいます。また、微細化でゲート絶縁膜が薄くなるほど壊れやすくなるため、強さと速さの両立が年々難しくなっています。ICの静電気への強さは、人体モデル(HBM)や帯電デバイスモデル(CDM)の試験で評価され、ファウンドリはPDKの一部として、検証済みの保護回路を設計者に提供しています。

図解

静電気の流入、保護回路のオン、電流の逃がし、内部回路の保護までのESD保護回路の流れ

図をタップで2倍に拡大

強さはHBM・CDMなどの試験で評価する。

よくある質問(FAQ)

ESD保護回路はなぜ必要なのですか?
人や機械、パッケージにたまった静電気は数百〜数千Vにもなり、ICに触れた瞬間に大きな電流が流れます。ICの中のトランジスタのゲート絶縁膜は数nmと非常に薄く、わずかな電圧で壊れるため、端子のすぐ内側で電流を逃がす回路がないと、製造や組み立て、使用の途中で簡単に壊れてしまいます。
高速の端子でESD保護が難しいのはなぜですか?
保護回路を強くするには素子を大きくする必要がありますが、そうすると端子に付く静電容量が増え、高い周波数の信号がなまって伝わりにくくなるためです。SerDesのような高速の端子では、小さな容量で十分な強さを持つ保護回路の設計が重要な課題になっています。

設備の製造メーカー

関連する装置カテゴリ

同じトピックの用語

設計・アーキテクチャ・信頼性・劣化メカニズム のトピックで関連する用語です。

同じトピックの企業

Intel米国エスペック日本Cadence Design Systems米国Aehr Test Systems米国トリオテック・インターナショナルシンガポールSiemens EDA(旧Mentor Graphics)米国

比較・違いを学ぶ