ガードリングとは、半導体チップの中で、素子や接合の周りをリング状に囲むように形成した不純物の領域のことです。半導体では主に2つの意味で使われます。1つはパワー半導体で高い耐圧を得るための終端構造、もう1つはCMOS回路でラッチアップや雑音を防ぐためのレイアウト上の構造です。
パワー半導体のpn接合は、平らな部分に比べてチップの端の曲がった部分に電界が集中しやすく、本来の耐圧よりずっと低い電圧で降伏してしまいます。そこで、主接合の外側に、電気的にどこにもつながっていないp型のリングを何本か同心円状に形成します（フィールドリミッティングリング、FLR）。電圧をかけると空乏層がリングを伝って外側へ広がり、電界の集中が和らいで、平らな接合に近い耐圧を得られます。リングの本数、幅、間隔の設計が耐圧を左右し、高耐圧の素子ほどチップの周囲に広い終端領域が必要になります。このほか、不純物濃度を段階的に下げる接合終端拡張（JTE）や、電極を絶縁膜の上に張り出すフィールドプレートといった終端構造もあり、SiCのパワー素子ではFLRとJTEがよく使われます。
CMOSのレイアウトでは、トランジスタや回路のブロックの周りを基板やウェルと同じ型の高濃度の領域で囲み、電源やグランドに接続したものをガードリングと呼びます。基板に流れ込んだ電流を回収して、寄生のサイリスタが動作するラッチアップを防いだり、デジタル回路の雑音がアナログ回路に伝わるのを抑えたりします。入出力回路や、アナログとデジタルが混在するチップで特に重要です。なお、チップの外周を囲んで水分の浸入やダイシングの亀裂の進展を防ぐ構造は、シールリングと呼んで区別します。
