SEMICON Japan 2026(12/9〜11)にあわせて、出展企業さまの広告掲載のご相談を受け付けています。SEMICON Japan 2026 広告募集詳しく見る

CONFERENCE

CODES+ISSS(ハードウェア・ソフトウェア協調設計とシステム合成国際会議)

ACM・IEEEが主催する、組込みシステムの協調設計を扱う国際会議。

01開催概要


正式名称
International Conference on Hardware/Software Codesign and System Synthesis
主催
ACM・IEEE
次回の会期
未発表(例年10月頃)
開催地
各国持ち回り
例年の開催
10月頃・各国持ち回り
分野
回路・設計(EDA)
格付け
専門の国際会議組込みシステムの協調設計という特定のテーマに絞って開かれている国際会議のため、専門の国際会議としています。格付けの決め方
公式サイト
esweek.org(2026/10/24 確認)

02CODES+ISSSはどんな学会か


CODES+ISSSは、ACM・IEEEが主催する、組込みシステムの協調設計を扱う国際会議です。Embedded Systems Week(ESWEEK)の一部として開催。例年10月ごろに開かれます。

ハードウェアとソフトウェアを一緒に設計する手法、組込みシステム、SoCの設計の研究が発表されます。Embedded Systems Week の一部として開かれます。

03注目の技術


CODES+ISSSでよく発表される技術です。用語集で仕組みを確認できます。

  • EDA(電子設計自動化)

    EDA(Electronic Design Automation:電子設計自動化)とは、半導体チップの設計を自動化・効率化するためのソフトウェアツール群の総称です。

  • 論理合成

    論理合成(Logic Synthesis)は、HDL(Verilog/VHDL)で書かれたRTL記述を、スタンダードセルライブラリ(AND・OR・フリップフロップなどの基本回路の集まり)を用いた実際のゲートレベルネットリストへ自動変換する設計工程です。

  • 配置配線(P&R)

    配置配線(P&R:Place and Route)とは、論理合成で得られたゲートレベルのネットリストをもとに、標準セルをチップ上の具体的な位置に並べ(配置)、セル同士を金属配線でつなぐ(配線)物理設計の中核工程です。

  • STA(静的タイミング解析)

    STA(Static Timing Analysis:静的タイミング解析)とは、回路のすべての信号経路(パス)について、信号が目標のクロック周期内に届くかを入力パターンなしで検証する手法です。

  • フォーマル検証(等価性検証)

    フォーマル検証(形式検証)とは、回路の正しさをシミュレーションのように入力パターンを与えて確かめるのではなく、数学的な手法で証明する検証の総称です。

04同じ分野の学会

学会一覧へ →

※ 会期・締切は2026/10/24に公式サイトで確認した情報です。変更されることがあるため、投稿・参加の前には公式サイトで最新の情報を確認してください。