回路・設計（EDA）の学会・国際会議

EDA（Electronic Design Automation：電子設計自動化）とは、半導体チップの設計を自動化・効率化するためのソフトウェアツール群の総称です。

AIアクセラレータとは、機械学習・ディープラーニングの学習（Training）および推論（Inference）処理を高速・省電力で実行するために設計された専用半導体チップの総称です。

ASIC（Application-Specific Integrated Circuit）は、特定の用途・アプリケーションに特化して設計・製造された集積回路です。

SoC（System on Chip）は、コンピュータシステムを構成する複数の機能ブロック（CPU・GPU・メモリコントローラ・通信回路・AI演算ユニットなど）を1枚のシリコンチップ上に高密度に集積した半導体デバイスです。

DVFS（Dynamic Voltage and Frequency Scaling：動的電圧・周波数制御）とは、チップの処理の負荷に応じて、動作の周波数（クロックの速さ）と電源の電圧を、動作しながらこまめに切り替えて、消費電力を下げる技術です。

CMOSインバータとは、p型MOSFET（pMOS）とn型MOSFET（nMOS）を1個ずつ相補的に組み合わせた、入力の論理を反転して出力する最も基本的な論理ゲートです。

EUV（Extreme Ultraviolet：極端紫外線）とは、波長13.5nmの極短波長光を指し、半導体リソグラフィ（露光）分野において7nm以下の超微細回路パターンを形成するための光源技術として不可欠な存在となっています。

プラズマエッチング（Plasma Etching）は、真空チャンバー内でプラズマを生成し、そのプラズマ中の活性種（ラジカル・イオン）によってウェハ表面の材料を除去するエッチング手法の総称です。

ALD（Atomic Layer Deposition／原子層堆積）は、自己制限的な表面反応を利用して薄膜を少しずつ積み上げる成膜技術です。

CMP（Chemical Mechanical Polishing／化学機械研磨）は、研磨剤（スラリー）と研磨パッドを用いて、ウェハ表面を化学的作用と機械的作用の組み合わせでナノメートルレベルまで平坦化するプロセスです。

歩留まり（Yield）は、半導体の製造プロセスにおいて、ウェハ1枚当たりの全ダイ（チップ）数に対する良品ダイ数の割合（百分率）を表す指標です。

GPU（Graphics Processing Unit）は、数千〜数万の小型演算コアを並列に配置し、行列演算・ベクトル演算を超高速で処理する半導体チップです。

NPU（Neural Processing Unit：ニューラルプロセッシングユニット）は、ディープラーニングの推論処理に特化した専用プロセッサです。

HBM（High Bandwidth Memory）は、複数のDRAMダイをTSV（シリコン貫通電極）で垂直に積層し、広帯域幅・低消費電力のメモリアクセスを実現する高性能3次元メモリ技術です。

CXL（Compute Express Link）は、Intel主導で策定されCXL Consortiumが管理するオープン標準の高速インターコネクト規格です。

SRAM（Static Random-Access Memory：静的RAM）とは、フリップフロップ回路（6つのトランジスタで1ビットを記憶するSRAMセル）によりデータを保持する揮発性メモリです。

論理合成（Logic Synthesis）は、HDL（Verilog/VHDL）で書かれたRTL記述を、スタンダードセルライブラリ（AND・OR・フリップフロップなどの基本回路の集まり）を用いた実際のゲートレベルネットリストへ自動変換する設計工程です。

配置配線（P&R：Place and Route）とは、論理合成で得られたゲートレベルのネットリストをもとに、標準セルをチップ上の具体的な位置に並べ（配置）、セル同士を金属配線でつなぐ（配線）物理設計の中核工程です。

STA（Static Timing Analysis：静的タイミング解析）とは、回路のすべての信号経路（パス）について、信号が目標のクロック周期内に届くかを入力パターンなしで検証する手法です。

フォーマル検証（形式検証）とは、回路の正しさをシミュレーションのように入力パターンを与えて確かめるのではなく、数学的な手法で証明する検証の総称です。

チップレット（Chiplet）は、複数の機能ブロック（ダイ）を単一の大型チップとして製造するのではなく、それぞれを個別の小型チップ（チップレット）として製造し、先進パッケージング技術を用いて基板やインターポーザ上に2.5Dまたは3D方式で集積する設計・製造アーキテクチャです。

DRAM（Dynamic Random Access Memory）は、コンデンサに電荷を蓄積することで1ビットの情報を記憶する揮発性メモリです。

パワーモジュールとは、IGBTやパワーMOSFET、SiC/GaNパワートランジスタといったパワー半導体素子と、それらを駆動・保護する回路を1つのパッケージに集積した電力変換用の部品です。

EVインバーター（主駆動インバーター）とは、電気自動車のバッテリーが供給する直流を三相交流に変換し、駆動モーターの回転数とトルクを制御する装置です。

IGBT（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）は、MOSFETの電圧駆動（高入力インピーダンス・高速スイッチング）とバイポーラトランジスタの大電流・低飽和電圧特性を組み合わせたパワー半導体デバイスです。

ワイドバンドギャップ半導体（WBG）とは、シリコン（Si、約1.1eV）よりも大きなバンドギャップを持つ半導体材料の総称です。

FPGA（Field-Programmable Gate Array：フィールドプログラマブルゲートアレイ）とは、製造後にユーザーが自由に回路構成を書き換えられる半導体チップです。

テスト容易化設計（DFT：Design for Testability）とは、半導体チップの設計段階においてテスト効率を高めるための回路・構造をあらかじめ組み込む設計手法の総称である。

スキャンテスト（Scan Test）は、テスト容易化設計（DFT）の代表的手法で、チップ内部のフリップフロップを数珠つなぎにしてスキャンチェーンを構成し、内部の状態を外部から自由に設定（制御）・読み出し（観測）できるようにする技術です。

RF半導体（Radio Frequency Semiconductor：高周波半導体）は、無線通信（スマートフォン・5G/6G基地局・Wi-Fi・衛星通信・レーダー）で使用されるGHz帯〜THz帯の高周波信号を増幅・送受信・処理する半導体デバイスの総称です。

HEMT（高電子移動度トランジスタ、High Electron Mobility Transistor）とは、異なるバンドギャップを持つ化合物半導体のヘテロ接合界面に生じる2次元電子ガス（2DEG）を利用した高速FETです。

SiGe（シリコンゲルマニウム）とは、シリコンとゲルマニウムを混ぜ合わせた結晶の半導体材料です。

InP（インジウムリン、リン化インジウム）とは、インジウム（In）とリン（P）からなるIII-V族化合物半導体です。

MMIC（エムミック、Monolithic Microwave Integrated Circuit）とは、マイクロ波やミリ波の高い周波数の信号を扱う回路を、トランジスタだけでなく、抵抗・コンデンサ・コイル・信号を通す線路までまとめて1つのチップの上に作り込んだ集積回路です。

PLL（Phase-Locked Loop、位相同期回路）とは、入力された基準信号に位相をそろえた（同期した）信号を作り出す回路です。

GAA（Gate-All-Around）は、トランジスタのゲート電極がチャネル（電流路）を四方向（全周）から包囲する立体的なトランジスタ構造です。

CFET（Complementary FET：相補型電界効果トランジスタ）は、NチャネルFET（NFET）とPチャネルFET（PFET）を垂直方向に積層した3次元トランジスタ構造です。

アナログ回路とは、電圧や電流を連続的に変化する量として扱う回路のことです。

ニューロモルフィック半導体（Neuromorphic Chip）とは、人間の脳神経回路（ニューロン・シナプス）の構造と動作原理をハードウェアとして模倣した革新的な集積回路であり、従来のフォン・ノイマン型コンピューターアーキテクチャとは根本的に異なる情報処理パラダイムを実現する。

シリコン量子ビット（スピン量子ビット）とは、シリコンの中に閉じ込めた1個の電子（または正孔）が持つ「スピン」という性質の向きを、量子コンピュータの情報の単位（量子ビット）として使う方式です。

量子井戸とは、バンドギャップの小さい半導体の薄い層を、バンドギャップの大きい半導体の層で上下から挟んだ構造です。

ホール効果とは、電流を流している導体や半導体に、電流と垂直な方向から磁場をかけたときに、電流と磁場の両方に垂直な方向へ電圧が現れる現象です。

2D材料（Two-Dimensional Materials：二次元材料）とは、原子1層または数層からなるシート状の結晶材料の総称です。