設計・デバイス開発

DFTエンジニア（テスト容易化設計）

最終更新：2026-09-21

この職種は何をするのか

DFTエンジニアは、製造されたチップの良否を判定しやすくするための回路（スキャンチェーン、BIST、バウンダリスキャンなど）を設計段階で組み込む職種です。数十億個のトランジスタを外部ピンだけで検査するのは不可能なため、内部を観測・制御する仕組みを設計に埋め込みます。テスト時間はそのまま製造コストになるため、故障検出率とテスト時間の両立が評価軸です。

仕事内容

スキャン設計の挿入

回路内のフリップフロップをつないでスキャンチェーンを作り、内部状態を外から読み書きできるようにします。チェーンの本数と長さがテスト時間を決めます。

ATPGによるテストパターン生成

縮退故障などの故障モデルに対して、ATPGツールで検出用のパターンを自動生成し、故障検出率（フォールトカバレッジ）の目標を達成します。

メモリBIST・ロジックBISTの設計

内蔵メモリやロジックを自己検査する回路を組み込み、ATEに頼らずに検査できる範囲を広げます。チップレットやHBMのように外部から触れにくい構成で重要性が増しています。

テスト工程への引き渡しと量産立ち上げ

生成したパターンをATE用に変換し、テストエンジニアと組んでウェハテスト・最終テストで実際に動かします。不良解析のための診断情報もここで設計します。

担当する工程・装置

ロジックテストシステム半導体製造装置 / 後工程装置 / 半導体テスト装置メモリテストシステム半導体製造装置 / 後工程装置 / 半導体テスト装置ウェハプローバー半導体製造装置 / 後工程装置 / 半導体テスト装置

必要になる知識・用語

テスト容易化設計Design for Testability (DFT)スキャンテストScan Test ATPG（自動テストパターン生成）ATPG (Automatic Test Pattern Generation)BIST（自己テスト機能）Built-In Self-Test バウンダリスキャン（JTAG）Boundary Scan (JTAG / IEEE 1149.1)故障カバレッジFault Coverage 縮退故障モデルStuck-At Fault Model ATE（自動テスト）Automated Test Equipment

主な企業

SynopsysUS Siemens EDA（旧Mentor Graphics）US Cadence Design SystemsUS アドバンテストJP Teradyne（テラダイン）US ソシオネクスト（Socionext）JP

よくある質問

DFTは設計職ですか、テスト職ですか？

所属は設計部門であることが多いですが、成果が評価されるのはテスト工程です。両方の言葉が分かる人材が少ないため、専門職として重宝されます。

テストエンジニアとの違いは何ですか？

DFTエンジニアはテストの「仕組み」をチップに作り込み、テストエンジニアはその仕組みを使ってATE上で量産テストを組み上げます。前者は設計データ、後者はテストプログラムが成果物です。

チップレット時代にDFTはどう変わりますか？

パッケージに組み込む前に良品ダイを選ぶ必要があり（KGD）、組み込んだ後もダイ間の接続を検査しなければなりません。ダイ単位とパッケージ単位の2段構えのテスト設計が求められます。