フロアプラン（フロアプランニング）とは、チップの物理設計（レイアウト設計）の最初の工程で、ダイの大きさと形、主要ブロックやメモリなどのマクロの配置、入出力（I/O）パッドの位置、電源配線網の骨格を決める作業です。建物の間取り図にたとえられ、後工程の配置配線はこの枠組みの中で行われるため、フロアプランの良し悪しがチップの面積・性能・消費電力を大きく左右します。
フロアプランで決める主な項目は次のとおりです。（1）ダイサイズとコア領域：搭載する回路規模と配線混雑を見込んで決め、標準セル領域の使用率（ユーティライゼーション）は一般に60〜80%程度を狙います。（2）マクロ配置：SRAMやアナログIP、PLLなど大きなブロックの位置と向き。データの流れに沿って置き、配線が迂回しないようにします。（3）I/Oとバンプの配置：パッケージの端子配置と整合させます。（4）電源計画：電源リングやストラップ（縦横の太い電源配線）の本数と幅を決めます。
フロアプランの失敗は後から取り返しにくいのが特徴です。マクロの間に細い通路しか残らなければ配線が混雑してタイミングが収束せず、電源ストラップが足りなければIRドロップで回路が遅くなります。問題が配置配線やサインオフの段階で見つかるとフロアプランからやり直しになるため、初期段階で配線混雑やIRドロップの見積もりを回して確認するのが一般的です。
先端ノードではフロアプランの考慮事項が増えています。チップレット構成ではダイ間インターフェース（UCIeなど）の配置、3D積層ではTSVやハイブリッドボンディングのパッド位置、裏面電源供給（BSPDN）では表裏の配線資源の割り当てまでを初期段階で決める必要があります。EDAベンダー各社は機械学習でマクロ配置を自動探索する機能も提供しています。