記憶體製程是什麼

記憶體製程是製造 DRAM、NAND Flash、NOR Flash 等記憶體元件之半導體製程技術的總稱。與邏輯製程不同，以低成本製造同一記憶胞結構的超高密度重複圖形為最優先。DRAM 的 1T1C（1 個電晶體+1 個電容）記憶胞容量最大化，以及 3D NAND 的層數增加（超過 200 層）與記憶胞密度提升，是目前的主要課題，大量使用專用的蝕刻、薄膜沉積、熱處理設備。

重點整理

DRAM、3D NAND、NOR Flash 等記憶體元件專用的製程技術

以低成本實現高密度記憶胞重複圖形形成為最優先

DRAM 為確保記憶胞電容器的電容量，超高深寬比電容蝕刻至為重要

3D NAND 需要能一次蝕刻超過 200 層多層堆疊的高選擇比蝕刻機

SK 海力士、三星、美光為記憶體製程的 3 大廠商

常見問題

3D NAND 層數增加，為何製造會變得更困難？

層數增加後，貫穿所有層的高深寬比通道孔（直徑 100nm 以下、深度數 μm 以上）一次蝕刻變得困難。越深離子越難抵達底部，會產生側壁傾斜或錐度，因此需要精密控制氣體、功率與壓力。

記憶體製程的主要設備廠商有哪些？

科林研發（3D NAND 蝕刻機、薄膜沉積）、應用材料（CVD、CMP）、東京威力科創（薄膜沉積、清洗）為三大供應商。DRAM 超高深寬比蝕刻的科林研發，以及科磊（KLA，檢測）也不可或缺。

相關用語

MRAM（磁阻式隨機存取記憶體）是什麼→NOR 型快閃記憶體是什麼→記憶體內運算（PIM）是什麼→HSG（半球形晶粒矽）是什麼→記憶體製程是什麼→HBM是什麼→DRAM（動態隨機存取記憶體）是什麼→NAND快閃記憶體是什麼→先進封裝是什麼→GDDR6 記憶體是什麼→DDR4 記憶體是什麼→LPDDR5 記憶體是什麼→DDR5（第5代 SDRAM）是什麼→SRAM（靜態隨機存取記憶體）是什麼→3D NAND是什麼→DRAM 製程是什麼→

比較文章

延伸閱讀

製程的其他分類

2nm 製程是以台積電的 N2（預計 2025 年量產）、英特爾的 Intel 20A/18A、三星的 SF2 等為代表的次世代先進半導體製程。

3nm 製程是指依業界標準「製程節點」命名稱為 3nm 的先進半導體製造技術世代，實際電晶體閘極尺寸在 10nm 級，但在效能、密度、功耗效率方面較前一代（5nm）大幅改善。

5nm 製程是 2020 年前後開始量產的 FinFET 技術成熟世代，以台積電的 N5、三星的 EUV 5nm 為代表。

DRAM 製程是製造揮發性記憶體 DRAM（Dynamic Random Access Memory）的半導體製造技術。

GAA 製程（Gate-All-Around Process）是形成閘極電極完全包圍電晶體通道四周之結構（GAA：Gate-All-Around）的製程技術。

邏輯製程是製造 CPU、GPU、FPGA、SoC 等運算與控制元件之半導體製程技術的總稱，設計上以高速電晶體切換、低功耗、高積集度為最優先。

Minimal Fab（迷你晶圓廠）

Minimal Fab（迷你晶圓廠）是使用直徑 0.5 英吋的迷你晶圓與局部潔淨化技術，不使用無塵室即可製造半導體、適合少量多樣的生產方式。

NAND Flash 製程是製造非揮發性記憶體 NAND Flash 的半導體技術。

所屬主題

記憶體半導體（主題）

查看設備廠商

在台灣設有據點的主要半導體設備廠商