CPP（Contacted Poly Pitch：コンタクテッドポリピッチ）とは、ロジックのチップで、トランジスタのゲートが並ぶ間隔のことで、ゲートピッチとも呼ばれます。ゲートの線の幅と、隣のゲートとのすき間（その間にソース・ドレインへの電極を置く分）を足した長さです。名前の「ポリ」は、昔のゲートがポリシリコンでできていたことに由来します。メタルピッチは、配線の層で金属の線が並ぶ間隔のことで、特に最も細かい層の間隔を最小メタルピッチ（MMP）と呼びます。
現在のプロセスノードの名前（5nm、3nmなど）は、実際の寸法を表していません。かつてはゲートの長さとほぼ一致していましたが、FinFETの登場以降は世代の呼び名になっています。そのため、各社の技術を比べるときには、CPPと最小メタルピッチが実際の微細さを表す指標として使われます。目安として、5nm世代でCPPは50nm前後、最小メタルピッチは30nm弱とされます。
ロジックの回路の面積は、おおむねCPPとメタルピッチの積に比例します。標準セル（回路の基本の部品）の横幅はCPPの何本分、高さはメタルピッチの何本分（トラック数）で決まるためです。ただし、CPPを縮めるとゲートの間に電極を置く場所がなくなり、メタルピッチを縮めると配線の抵抗が上がって露光の難しさも増します。そのため最近は、寸法を縮めるだけでなく、トランジスタや配線の構造を工夫してセルを小さくするDTCO（設計と技術の協調最適化）が重視されています。
