DIBL（Drain-Induced Barrier Lowering：ドレイン誘起障壁低下）とは、MOSFETのチャネルが短くなると、ドレインにかけた電圧の影響がソースの近くまで及び、ソースからチャネルへ電子が入るのを抑えていたエネルギーの壁（障壁）が低くなってしまう現象です。その結果、ドレインの電圧が高いほどしきい値電圧が下がり、ゲートでオフにしているつもりでも電流が漏れやすくなります。短チャネル効果の代表的な現象の1つです。
本来、チャネルの電位はゲートの電圧で決まり、ゲートがソースとチャネルの間の壁の高さを支配しています。しかしチャネルが短いと、ドレインからの電界がチャネルの中まで入り込み、ゲートと一緒に壁の高さに影響を与えるようになります。DIBLの大きさは、ドレインの電圧を変えたときにしきい値電圧がどれだけ変わるかで表し、単位はmV/Vです。値が小さいほど、ゲートがチャネルをしっかり支配している、よいトランジスタといえます。
DIBLが大きいと、オフのときのリーク電流が増えて待機時の電力が増え、ドレインの電圧によって特性が変わるため回路の設計も難しくなります。対策の基本は、ゲートがチャネルを支配する力を強めることで、ゲート絶縁膜を薄くする（High-k膜）、チャネルを薄くする（FD-SOI）、ゲートでチャネルを3方向から囲む（FinFET）、全周から囲む（GAA）という構造の進化は、DIBLを抑える歴史でもあります。ハロー注入でチャネルの端の不純物の濃度を高める方法も使われます。
