抜き取り検査（Sampling Inspection）とは、製品のまとまり（ロット）からいくつかの試料を抜き取って検査し、その結果からロット全体を合格とするか不合格とするかを判定する検査の方法です。すべての製品を検査する全数検査に比べて、検査の手間と費用を大きく減らせます。検査で製品を壊してしまう破壊検査や、数が非常に多い製品で特に有効です。
抜き取り検査では、ロットの大きさに応じて抜き取る数と、不良がいくつまでなら合格とするか（合格判定個数）を、あらかじめ決めた計画（抜き取り方式）に従って決めます。代表的なのが、合格とする品質の水準（AQL：合格品質水準）を基準にした方式で、国際規格のISO 2859や日本のJIS Z 9015に表として定められています。抜き取りには、良いロットを誤って不合格にする危険（生産者危険）と、悪いロットを誤って合格にする危険（消費者危険）が必ず伴い、それぞれのロットの品質に対する合格の確率を表したOC曲線で方式の性能を評価します。
半導体では、さまざまな場面で抜き取りの考え方が使われます。部品や材料の受け入れ検査、出荷前の品質の確認、製造ラインのインライン計測で、ロットから数枚のウェハやウェハ内の数点を測るのも抜き取りの一種です。信頼性試験では、決められた故障率を一定の信頼度で保証するために、何個の試料を何時間試験して故障が何個以下ならよいかを、統計的に決めます。ただし、抜き取り検査は合格したロットの中に不良品がないことを保証するものではないため、不良率をppm単位で抑える必要がある製品では、全数に対する電気的な試験やスクリーニングと組み合わせて品質を保証します。