SOP（Small Outline Package：スモールアウトラインパッケージ）とは、長方形の樹脂パッケージの両側の2辺からリード（端子）を出した、表面実装型の半導体パッケージです。リードは外側に出てからカモメの翼のように下へ曲げたガルウイング形状で、プリント基板の表面のランドにはんだ付けします。基板の穴にリードを差し込むDIP（デュアルインラインパッケージ）を小型化し、表面実装に対応させたもので、ロジックIC、メモリ、電源ICなど幅広い製品に使われてきました。
SOPには、厚さやリードの間隔によって多くの派生型があります。厚さを約1mmまで薄くしたTSOP（Thin SOP）はメモリに、リードの間隔を狭めたSSOPやTSSOPはピン数の多いICに使われます。SOJ（Small Outline J-leaded）は、リードを本体の下側へアルファベットのJの字のように巻き込んだ形で、基板上の占有面積を小さくでき、かつてのDRAMで標準的に使われました。4辺にJ形のリードを持つPLCCや、4辺にガルウイングのリードを持つQFPは、ピン数の多いICに使われます。
SOPはリードフレームを使う安価なパッケージで、外から見えるリードのはんだ付けを目で検査しやすい利点があります。一方で、リードがパッケージの周囲にしか出せないためピン数に限りがあり、リードの長さによる寄生インダクタンスや、放熱の面でも限界があります。そのため、多ピン・高速・高放熱が必要な製品はQFNやBGA、CSPへ移行しましたが、ピン数の少ないアナログIC、電源IC、車載・産業向けの製品では現在も多く使われています。実装では、リードの先端の高さのそろい（コプラナリティ）が、はんだ付け不良を防ぐ重要な管理項目です。
