テストコスト（COT：Cost of Test）とは、半導体チップ1個あたりにかかる試験の費用です。テスト装置（ATE）やプローバー・ハンドラーの減価償却費、プローブカードやソケットなどの消耗品、設備の運用費と人件費を、その設備で試験できたチップの数で割って求めます。製品によっては製造原価に占めるテストの割合が1割を超えることもあり、後工程のコスト競争力を左右する重要な指標です。
テストコストは概ね「設備の時間あたりコスト×1個あたりのテスト時間÷同時測定数」で決まります。このため下げる手段は主に3つです。（1）テスト時間の短縮：試験項目の削減や並べ替え、テストコンプレッションの活用。（2）同時測定数（マルチサイト）の拡大：1回のタッチダウンで多数のチップを同時に試験します。（3）設備コストの低減：BISTなどのDFTでテスタに求める性能を下げ、安価なテスタを使えるようにします。加えて設備の稼働率と、再試験の割合もコストに効きます。
テストコストの削減は品質とのトレードオフになります。試験項目を削ればテスト時間は短くなりますが、不良品の流出（DPPMの悪化）のリスクが高まります。逆に車載向けのように高い品質が求められる製品では、複数の温度での試験やバーンイン、システムレベルテスト（SLT）を追加するため、テストコストが大きくなります。どこまで試験するかは、製品の用途と価格に応じた経営判断でもあります。
近年はテストコストを押し上げる要因が増えています。AI向けのGPUやHBMは回路規模が大きくテスト時間が長いうえ、高速インターフェースの試験に高価なテスタが必要です。チップレットでは、組み立て後の不良による損失を防ぐため、積層前のダイを良品と保証するKGD（Known Good Die）の試験を強化する必要があります。これに対し、データに応じて試験項目を動的に変えるアダプティブテストや、前工程のデータを使った試験の最適化が進められています。