パラメトリックテストとは、半導体チップの電圧や電流といった電気的なパラメータを直接測定し、仕様の範囲内に収まっているかを確認する試験です。直流（DC）の値を測ることが多いためDCテストとも呼ばれます。論理が正しく動くかを0と1の一致で判定する機能試験とは異なり、アナログ値を測って数値で判定するのが特徴で、ATE（自動テスト装置）では各ピンに接続されたPMU（パラメトリック測定ユニット）が電圧を印加して電流を測る、あるいは電流を流して電圧を測ります。
製品のテストで行われる代表的なパラメトリック試験は次のとおりです。（1）コンタクト試験（オープン/ショート試験）：各ピンの保護ダイオードに電流を流し、プローブやソケットとの接触不良とピン間の短絡を調べます。多くの場合、テストフローの最初に行います。（2）入力リーク電流：入力ピンに電圧を与えたときに流れる漏れ電流。（3）出力電圧：出力ピンが規定の電流を流したときのHレベル・Lレベルの電圧。（4）電源電流：待機時や動作時にチップが消費する電流で、IDDQ試験もこの一種です。
これとは別に、前工程の終わりにウェハ上のTEG（テスト用素子群）を測るプロセスのパラメトリック試験もあります。WAT（Wafer Acceptance Test）やPCM（Process Control Monitor）と呼ばれ、トランジスタのしきい値電圧や駆動電流、配線やビアの抵抗、シート抵抗などを測って、ウェハが製造工程の規格を満たしているかを判定します。製品の良否ではなく、工程が正常だったかを確認する目的で行われる点が異なります。
パラメトリック試験の結果は、不良の選別だけでなく品質管理にも使われます。リーク電流がわずかに大きいチップは、今は合格でも将来故障しやすい潜在不良を抱えている可能性があるため、統計的に外れたチップを除外するPAT（Part Average Testing）が車載向けなどで採用されています。またWATのデータは製品テストの結果と突き合わせることで、歩留まり低下の原因となった工程の特定に役立ちます。