設計・デバイス開発

メモリ設計エンジニア

最終更新：2026-09-28

この職種は何をするのか

メモリ設計エンジニアは、DRAM・NANDフラッシュ・SRAMといったメモリチップの回路を設計する職種です。記憶素子（セル）を何十億個も並べたアレイと、その読み書きを行うセンスアンプ・ワード線ドライバ・電源回路・インターフェースを設計します。セルの微小な信号を確実に読み出すアナログ的な設計と、DDR5やHBMといった高速インターフェースのデジタル設計の両面を持つのが特徴です。

仕事内容

セルアレイと周辺回路の設計

セルから読み出される微小な電荷や電流をセンスアンプで判定し、ワード線・ビット線を正しいタイミングで駆動する回路を設計します。アレイの分割方法が速度と面積を左右します。

書き込み・消去制御の設計

NANDでは多値（MLC・TLC・QLC）の書き込みを、高電圧のパルスを少しずつ加えて狙いのしきい値に合わせる制御で行います。書き込み速度と信頼性のバランスを取るアルゴリズム設計です。

冗長救済とテスト回路

製造上どうしても生じる不良セルを予備のセルに置き換える冗長回路と、それを見つけるBISTを設計します。歩留まりを直接左右する部分です。

インターフェース規格への対応

DDR5・LPDDR5X・HBM4などの新規格に合わせ、高速I/Oとコントローラを設計します。規格策定の段階からJEDECでの議論に関わる企業もあります。

担当する工程・装置

メモリプロセス半導体製造装置 / 製造プロセス DRAM製造プロセス半導体製造装置 / 製造プロセス NAND製造プロセス半導体製造装置 / 製造プロセス HBM（高帯域幅メモリ）半導体製造装置 / 後工程装置 / 先端パッケージング装置メモリテストシステム半導体製造装置 / 後工程装置 / 半導体テスト装置

必要になる知識・用語

DRAM（ダイナミックRAM）DRAM (Dynamic Random-Access Memory)SRAM（静的RAM）Static Random-Access Memory NANDフラッシュメモリNAND Flash Memory 3D NAND3D NAND Flash 多値セル（MLC/TLC/QLC）Multi-Level Cell セルキャパシタCell Capacitor チャージトラップフラッシュCharge Trap Flash (CTF)HBM（高帯域幅メモリ）High Bandwidth Memory DDR5（第5世代SDRAM）DDR5 SDRAM MRAM（磁気抵抗RAM）Magnetoresistive Random-Access Memory BIST（自己テスト機能）Built-In Self-Test

主な企業

キオクシア（Kioxia）JP SK hynix（SKハイニックス）KR Samsung Electronics（サムスン電子）KR Micron Technology（マイクロン）US Western Digital（WD）US Nanya Technology（南亜科技）TW Winbond（華邦電子）TW Macronix（旺宏電子）TW

よくある質問

メモリ設計はロジック設計と何が違いますか？

ロジックは多種多様な回路を自動合成で作るのに対し、メモリは同じセルを膨大な数並べ、周辺回路をトランジスタレベルで手設計する比重が大きいのが違いです。セルの物理特性への理解が強く求められます。

日本でメモリ設計の仕事はありますか？

キオクシアがNANDフラッシュの設計拠点を国内に持ち、マイクロンも広島にDRAMの開発拠点があります。メモリは日本国内に設計部門が残っている数少ない分野です。

メモリの市況に仕事は左右されますか？

メモリは価格変動の大きい市場で、投資計画は市況の影響を受けます。ただし新世代の設計は市況にかかわらず続くため、設計職は製造職に比べて影響を受けにくいと言われます。